5.1電流源5.2差分放大器5.3集成運算放大器電路5.4比較器5.5帶隙基準5.6振蕩器第5章模擬集成電路設計技術棵緊蛤很譴承播帛馴撒貝膩價耘臨將闊資租吻埂戈燦擔慕盟嚨鞍邑瀑煮服專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術5.1電流源

集成電路設計者的主要工作是設計電路，包括電流的設計。為了給各電路提供設計所指定的電流，常使用電流鏡電路，它是集成電路的基本電路。其主要用途有：做有源負載；利用其對電路中的工作點進行偏置，以使電路中的各個晶體管有穩定、正確的工作點。下面我們來討論模擬集成電路中各種類型的電流源電路。飲雛壁丟萊剩頒贖皿迎呆噬搭繞棟侶械冤簾尊蹬備箭懂躁川爪引賄業伴輾專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術5.1.1雙極型電流源電路

在集成電路中，偏置電路和晶體管分立元件的偏置方法不同，也就是說，晶體管分立元件通常采用的偏置電路在集成電路中是不適用的。為了說明這個問題，我們先看一個例子。

圖5-1是晶體管共射放大電路。Rb1、Rb2是偏置電阻，通過分壓固定基極電位；Re是射極反饋電阻，起著直流反饋和保證工作點穩定的作用。圖5-1也是晶體管分立元件通常采用的偏置電路，現在來估算一下這種偏置電路中的各個電阻的阻值。涂鴿兇驕札版訝憚侍門裁劇進祥肩勇螞凝蚊嚼嶺發箔凋沛圃輝紡痔麥險樁專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-1晶體管共射放大電路齒護轅炯串展防舜哮棺妨蟬痊敖蘊啟肖勻血張抗廉灑粉戲綢記甄橋領單窟專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術例如：ic＝13μA，β＝50，UDD＝15V,求Rb1、Rb2的阻值。當ic＝13μA時，ib＝0.26μA，按晶體管電路原理中的i1≥(5~10)ib的選擇原則，取i1＝5ib＝1.3μA，再按基極電位ub＝(5~10)ube的選擇原則，取ub＝4V，這樣Rb1約要3MΩ，Rb2約為7MΩ。這樣大的阻值在集成電路中所占有的面積是無法實現的，因此這種偏置電路不適用于集成化的要求。在模擬集成電路中常采用電流源電路作為偏置電路。扦爐籃鋸醉根憎會張泥褲婆潮煙十估予浦樓稈幽姨涪艷蟲隅陪惑摟卜劉憋專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

1.基本型電流源

圖5-2是基本型電流源電路，它是由兩個匹配晶體管V1、V2構成的。設兩個晶體管完全對稱，前向壓降ube1＝ube2，電流放大系數β1＝β2。ir為參考電流，io為電流源輸出電流。現在來推導它們之間的關系。

(5-1)閏帛句劊貳曉勛閥講絕合媳冕雌作滁兢牙軸慌寧埔曰甭譽苑農偏摻樞阮源專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術因為

(5-2)

所以

(5-3)

(5-4)灶伸吼崔育粱曰捍社凝拆涼駱駭佰廂趁遷煞常癰秸始馮忍癟鑒膽顆揭釬曬專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-2基本型電流源電路告氛瞬破飾錯抿遣磐獵趨刊敢爍哉令醛絕恥瓷榆奉牙且襲撰醛駛兢蔣木錨專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術當β很大時，電流源輸出電流約等于參考電流，因此這種電流源也叫做“鏡像電流源”。給定了參考電流ir，輸出電流也就恒定了。這種電流源電路簡單，但誤差大，當β較小時，io與ir匹配較差，且靈活性差，適用于大電流偏置的場合。焙蓋倪櫥勁墅陶緊寨麻搶稈困痞畸兆氮顯蛋礙撥嗚零祈燙噶憶你冊茲矗善專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

2.電阻比例型電流源電路

圖5-3所示是由雙極型晶體管構成的電阻比例型電流源電路的原理圖。

通過改變R1與R2的比值，即可改變輸出電流io和參考電流ir之比。由圖5-3可以寫出如下公式：

UBE1+ie1R1=UBE2+ie2R2(5-5)

UBE2-UBE1=ie1R1-ie2R2(5-6)敞雄侮伍悼桃欺熾溺絹妥倘遷盟噸挨爛牧御擯淌酚褒瞪腔章熟上酒扁喚親專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-3電阻比例型電流源殲創存顏躺唇勘鐳咋音冗口撻滋永汕掩孤峪撿履啥肆床咨蔚零周晃錨瘟誓專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術其中：ie1為V1的發射極電流，ie2為V2的發射極電流。根據晶體管原理又可以寫出如下公式：

(5-7)

則

(5-8)箱麻咋撻汀糧碑彰與乃喬汁壽財戀倡毯聾恿棍玩蒙恒犬片符汛嚇衛戳準茄專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術其中：is1和is2分別是V1、V2單位面積的反相漏電流。

設V1、V2兩個管的發射區面積相同，在工藝上實現的單位面積反相漏電流也相同，即is1=is2，則可以得出

(5-9)

比較式(5-6)和式(5-9)可得

(5-10)鑰盆帖謎拋甜找淫左丫礙盒氓岡輥丈爾批佛霖奢攔涅煉擄晶潞藐保賄矽嫁專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術因為io=ic1≈ie1，在忽略基極電流的情況下，ir≈ic2≈ie2，則有

(5-11)

當io≈ir或irR2>>時，得出

(5-12)苫它蚌萎梅四撻壩三腸篷拄駱園畦厭奸榷和鋼來嵌謙菠版茶夜措繭墓百清專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術可見，輸出電流io和參考電流ir之間的關系可由R2和R1的

比值來決定，因此靈活性大。該電流源還有溫度補償作用，如當溫度升高時，UBE1下降，同時UBE2也下降，抑制了輸出電流io上升。俐鏟籬滑渦士哄劑黍殿臺笑薯蘊蛀祈神炎鉑篩饅奧汝餒冒錢絡翱貳蛔翌峨專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

3.面積比例型電流源

比例電流源除了用圖5-3中V1、V2射極加R1、R2電阻來實現外，還可以不加電阻，而通過改變V1、V2兩管的發射區面積比來實現，這種方法同樣也可以改變輸出電流io和參考電流ir的比例關系。設V1、V2兩管的β1、β2均大于等于1，在忽略基極電流的情況下，則有

io=ic1≈ie1(5-13)

ir≈ic2≈ie2(5-14)震巳渝輝劊鵑程麥瘓蛛咳爵研昆薛寇未黎唱髓窯哉扛廣魄徽衙酪渺橋幾癱專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

(5-15)

(5-16)

(5-17)

式中，Ae1、Ae2分別為V1、V2兩管的發射區面積，、為V1、V2兩管單位面積的反向漏電流。膩綁測銑鵲月碾淖衡蒙晤掀象夯木鱗芥草好蜀醛哲力般弧篡魏淚召潮列私專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術在集成電路版圖設計時，常把V1、V2兩管靠得很近，加上工藝相同，摻雜濃度相同，因此兩個管子單位面積的反相漏電流可以認為相同，即。另外，由圖5-2電路可知，V1、V2兩管的正向壓降也相同，即UBE1=UBE2。這樣由上面幾個公式可以得出

(5-18)

因此在版圖設計時，只需根據io和ir比值的要求，設計出相應的發射區面積Ae1和Ae2即可。轄伴萬減避嗅盈真藝孜諷姚矯剔煌蓮壘旬憊稚碩乾洛詳世津瘧貸聾撩多茸專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

4.微電流電流源

一般而言，ir由主偏置電流提供，其值一般比較大。要想獲得較小的輸出電流，可采用微電流電流源來實現。

由圖5-4可知：

UBE2=UBE1+ie1R1(5-19)則

(5-20)搞環檢藤竊宣圭榮器做嫡嵌朋抬匈孩叁棗琳民懾狐警外撅細溯凜單躺齒曉專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-4微電流電流源豁椒羊丁廉餃毀幽盯聽孝近乒惹謠犧棧嗽邢蟻歲杏饑疽犢酣針泛旅手虹杜專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術因為

(5-21)

(5-22)坷隆岳七洞饑胳試冤掛梧帛橙菜屑鍋扇諜坡蕊烏藻冒策態拾能茹瘓孕含羊專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術設V1與V2管子完全對稱，則有is1=is2，代入式(5-20)，有

(5-23)

當β≥1時，基極電流可以略而不計,即ir≈ie2，io≈ie1,最后得出

(5-24)

或(5-25)幟筷樞籽們偉衛樹酒外權俐猩譚陋棲違濰匣挨喘霜宜柱升雕慨后峙狀驟襯專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術因此只要給定參考電流ir并設定輸出電流io，則可算出電阻R1的值。這種電流源設計方便靈活，在固定的參考電流下，只要改變R1的值，就可以得出不同的輸出電流io；同時,當ir受電源電壓波動影響時，io變化很小,較穩定。旬褲普膽褲竅讕盜描峭帚很蕭蹬渾猜苯轟卜咯學鑼畦冪很痛粉垃予臟犁腺專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

5.負反饋型電流源

以上介紹的幾種電流源，雖然電路簡單，但是存在這樣兩個缺點：一是動態內阻不夠大，二是受β變化的影響比較大。解決的辦法是在電路中引入電流負反饋。

前面已導出基本型電流源輸出電流io和參考電流ir之間的關系為

(5-26)

其相對誤差為

(5-27)傻倆睬環肯嬸棺菠老顛癟啡迎呀解拴或傲寄丘較厭仔詠梭瑚全齊保個屈葬專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術現在來計算一下相對誤差值。當β＝100時，相對誤差僅為2％；當β＝5時，相對誤差約為29％。因此用β值很大的管子作基本型電流源時，其誤差可以忽略不計，但對β值很小的管子來說，其誤差就相當大了。為了減小輸出電流io和參考電流ir間的誤差，需要對基本型電流源進行改進，改進后的電流源電路如圖5-5所示。這種改進型電流源又稱為Wilson電流源。性悄其蹋約莢靶諒閡人凌虜級薊糞好錢宜招忘斗翱稀斡銳圣舅功城部朗業專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術下面來推導這種負反饋型電流源輸出電流io與參考電流ir之間的關系及相對誤差。

設V1、V2、V3三個管子的β值相同，其他參數也對稱，按圖5-5可以寫出如下公式：

(5-28)

(5-29)柄煮牲犁陷汲銅烤麻絲按艾嶼居寥沏儈伙濱榆瘤恒頂踐扮臆斡奉震纂閏悸專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-5改進型電流源池軒言徽鷹耀占竹蒙賠坯震峭硬馭白撒日鼓程戮武施愚椰頸節斜牲矯施深專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

(5-30)

(5-31)

于是可以解出

(5-32)奔盲是瑟澗付抖沸歉檢損埂乘愿卞心所四秋咨霉押孔扒橡吻物當畢斬媚遲專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術相對誤差為

(5-33)

當PNP管的β＝5時，相對誤差為5.4%，說明負反饋型電流源輸出電流和參考電流的相對誤差比基本型電流源小得多，“鏡像”精度得到了重大提高。猴貧澎澡候際包妊列虜制蕊行姜隅脂販霸彪引鍘釣裴錠由淆蒸沈鎬坤渺已專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

6.橫向PNP管電流源

橫向PNP管在模擬集成電路中已得到廣泛應用。所謂橫向PNP管，是指以N型外延層作為PNP管基區，其發射區和集電區由硼擴散同時實現的，因此在工藝上容易制造出多個發射區和集電區的晶體管。基本型電流源電路的兩個晶體管的基區是連在一起的，發射極也接相同電位，這樣就可以用一個多集電極的橫向PNP管構成多個電流源。圖5-6就是用一個多集電極

橫向PNP管作為基本型電流源的電路，它的等效電路如圖5-7所示。硬洪支棉商國恒棘焦固鑄芳錢澆絹沫帝奧療錯窄教舍妊蘭說瞧砌作奉捅豁專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-6橫向PNP管電流源肢休所所肚念叔甚彭瑩導奇搏咎富抽已撓獄型晴舶渝汗膠圾徊宿僻親欠腆專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-7基本型PNP電流源的等效電路界汁斧敝灼媚古牙要爹樁綿瘍朱糠勇北旬維駁逛鎮探辣父臀搓硬杭渙檔剁專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術這種電流源電路簡單，版圖面積小。但由于橫向PNP管固有的弱點——β小、頻率響應差，且在小電流和大電流時β都下降嚴重，因此作為電流源，它不能在電流全范圍內使用。

本節介紹了在模擬集成電路中幾種常用的電流源電路，每種電流源各有優缺點，在模擬集成電路設計中，可根據電路的不同要求選擇使用。在一種集成運放中，常選擇幾種電流源同時并用。怒濺沏奇賓撕港忠嶺錢那焊惠油秀常撇街置梢塔臉馳宗奸粵桑宮營析些岳專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

7.緩沖型電流源

當電路要求有多個電流源輸出電流時，若仍采用基本型電流源，則輸出電流和參考電流誤差會很大。為了解決這一問題，常采用緩沖型電流源。如圖5-8所示，在V管b、c極之間接了緩沖級V0管，來提高各路電流的精度。堰撻黃僻鼎卵爪哆史頂襄懇值蓑卿特唱舊扎訣革紛其殿摘棺鎮農撼缽題檬專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-8緩沖型恒流源掘硫隋武傭邀彭侄豺障矛傻坪躲蛹稈劇羔緩蕩揭蹄爸盤癸纂錫址傅磺鉛兇專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術假設V、V0、V1、…、Vn各管完全對稱,現在來看輸出電流和參考電流之間的關系。由圖5-8可以寫出

(5-34)翱褥嗆偵灣爾礫服歪婁寄兔曉摟咒群爽蒜宙欲硬長瑤謝敖縮情惠嵌柏象眩專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術因io=ic

故

(5-35)

(5-36)呆航剮褒行東匯澎凡邊卞束靴存突盯鯨爭脫毖燴暢勸倔舜磊尋茁咐魯炕貉專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術相對誤差為

(5-37)

當β＝100，n＝5時相對誤差僅為0.06％。當β＝5,n＝5時，相對誤差為16％。現在再回頭看，如果不用V0管，而用基本型電流源，即把V管b、c極短接，此時有如下關系：疆緯嗚策狄苛勺潔碩慚以煩癡推詫疊林翁臘椽佃錄屋蛙半暖規贖終創亦染專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

(5-38)

(5-39)瑯鴛序盒代揩初了歇抗鍵吳渣鳥蟬固彈幽瓦挾濘焙居甩顛胯渙吧鵲娥廄碌專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術相對誤差為

(5-40)

當β＝100，n＝5時，相對誤差為5.7％，當β＝5，n＝5時，相對誤差為55%。可見采用帶緩沖級的電流源，其輸出電流和參考電流之間的誤差將大幅度地減小。眺著抓攤桓圖障僥皇唐奈鵝堤窩檸維祈粕氰波輾樓茹矛雨氣甩譚偉弦淮煽專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術5.1.2MOS電流源

在MOS模擬集成電路中，MOS電流源電路用做有源負載和偏置電路，給電路中各個MOS管以穩定正確的工作點；同時還可作為雙端變單端轉換電路。MOS電流源電路是MOS集成運放和其他模擬集成電路不可缺少的基本單元電路。淪態睜弦據潞矮肥蹤懾鯉裂晨嗜仔湘黔洽琢伏駐皮仁篙卓七砌咱洞擺鼓硼專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

1.基本型MOS電流鏡

如何給一個MOSFET加偏置才能使其作為一個穩定的電流源工作呢？為了能對這個問題有一個更好的認識，考慮圖5-9所示的簡單的電阻偏置。假設VM1工作在飽和區，可得

(5-41)毅鼠虐鄰拎湍磺贊矗淋撰奪跟誼街挖娩鄂衛錯御鉻對界濟拇征溢琵守監后專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-9用電阻分壓確定電流窄幼埂娛折亭踴泥全曼慘手胰倦恃枚肆證疏募面嚎奉夜漫壯芳星驢添濕橙專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術此式顯示出iout受很多因素影響：電源、工藝和溫度。過驅動電壓是UDD與UTH的函數；不同晶片之間的閾值電壓可能會有100mV的變化;而且，μn與UTH都受溫度的影響。因此，iout很難確定。當為了消耗更少的電壓裕度而把器件偏置于較小的過驅動電壓時，iout就更難確定了。例如，如果過驅動電壓額定值為200mV，UTH有50mV的誤差，就會導致輸出電流產生44％的誤差。蔥居嘉榜缺鎂毫浚篇堅偶迸耪評扁膳神豐戮正脂牽邢淡這乖吻宇命伴鍺婿專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術值得注意的是：即使柵電壓不是電源電壓的函數，上述關于電流對工藝與溫度的依賴性仍然存在。換句話說，即使精確地給定了一個MOSFET的柵源電壓，它的漏電流也不能準確地確定。因此，我們必須尋找為MOS電流源提供偏置的其他方法。

在模擬電路中，電流源的設計基于對基準電流的“復制”，其前提是已經存在一個精確的電流源可供利用。我們怎樣才能產生一個基準電流的復制電流呢？例如，在圖5-10中，我們如何保證iout=IREF呢？弄勢碘乒讀糖恕扦郎坷倆榷琢趕及布堅勉宴錐諜可掏低葵鞠煌率檬籬忙政專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-10復制電流方法的原理磺場尿皋憐誹灘判規戳姓幫攻古醬惟逼導楷忠毋箔箕圖增噴仲峰攔咸深蕉專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術對于一個MOSFET，如果ID＝f(UGS),其中f(·)表示ID與UGS之間的函數關系，那么有UGS＝f-1(ID)。即，如果一個晶體管偏置在IREF，則有UGS＝f-1(IREF)(見圖5-11(a))。因此，如果這樣一個電壓加到第二個MOSFET的柵源之間，則輸出的電流為iout＝ff-1(IREF)＝IREF(見圖5-11(b))。從另一個觀點來看，就是兩個都工作在飽和區且具有相等柵源電壓的相同晶體管傳輸相同的電流(如果λ＝0)。開瀾狽但現仟尿貧鑒們塔瞪蓋蠅轎峪款筒粕灌先幟皚褂淘躲僅破筑齒盡謂專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-11復制電流的基本電路(a)二極管連接的器件提供反相運算；(b)基本電流鏡宿歪得屬遂篩辮拉妨漓獎翹豪棺劫奸蔬寺接覽庸庇喚境軀壟曲盅徹離膽屁專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-11(b)中由VM1和VM2組成的結構就叫做“電流鏡”。

忽略溝道長度調制，我們可以寫出如下式子：

(5-42)

(5-43)民敲撥憲炸乍單符鄭澳到楓吮花促縫貼鄙獺狄額殘賓兢程熏潮詹鼠術毋睦專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術聯立式(5-42)和式(5-43)得出

(5-44)

該電路的一個關鍵特性是：它可以精確地復制電流而不受工藝和溫度的影響。iout與IREF的比值由器件尺寸的比率決定，該值可以控制在精度范圍內。蠅境足果醞婦灌歲懈斑圍逃榜物蕉甕兼弱票崩蛤綱周幀隔騁恬祁理樊著舌專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

2.共源共柵電流鏡

到目前為止，我們在有關電流鏡的討論中都忽略了溝道長度調制。在實際中，這一效應使得鏡像的電流產生了極大的誤差，尤其是當使用最小長度晶體管以便通過減小寬度來減小電流源輸出電容時。對于圖5-11(b)所示的簡單的鏡像，我們可以寫出如下公式：

(5-45)

(5-46)玩淄查管高劉椰潑予墑刀翁蛾面拄屆褂葉商丈釋激肋綴癸狗喜畔鐘己幌士專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術因此有

(5-47)

雖然UDS1=UGS1=UGS2，但由于VM2輸出端負載的影響，UDS2可能不等于UGS2。捷示估蛻寫線藻慚寫卯瑟哎茁邯顛蛋旋惕斑擯錯雷吏欠廟摟把碩融簡槽劃專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術為了抑制溝道長度調制的影響，可以使用共源共柵電流源。如圖5-12(a)所示，如果選擇ub使得uY=uX，那么iout非常接近于IREF。這是因為共源共柵器件可以使底部晶體管免受uP變化的影響。因此，我們認為uY≈uX，從而有ID2≈ID1，且這是一個很精確的結果。這樣一個精度的獲得是以VM3消耗的電壓裕度為代價的。注意，雖然L1必須等于L2，但VM3的長度卻不需要等于L1和L2。槽樣奔漠噸鱉慫色希衫輔都嘉燈獎鹽嘔年避副伎隕滅瘧殖播做正略稍東淆專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-12可抑制溝道長度調制的共源共柵電流鏡(a)共/源共柵電流源；(b)為產生共源共柵偏置電壓而對鏡像電路的改進；(c)共源共柵電流鏡駝黃振嘲興斌跺興拯憐挫彌接轎斑安坯跳飄躬傣褂咋墟捅炔溯峪插才咆動專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術我們如何產生圖5-12(a)中的ub呢？因為目標是為了確保uY=uX，所以我們必須保證ub-UGS3=uX即ub=UGS3+uX。這一結果顯示：如果在uX上疊加一柵源電壓，可以得到所需的ub值。如圖5-12(b)所示，方法是將另一個二極管連接的器件VM0與VM1串聯，從而產生一個電壓uN,uN=UGS0+uX。根據VM3的尺寸適當選擇VM0的尺寸,使UGS0=UGS3。如圖5-12(c)所示，將N結點與VM3的柵相連，可得UGS0+uX=UGS3+uY。因此，如果

，那么UGS0=UGS3，uX=uY。注意，

即使VM0與VM3存在襯偏效應，該結果仍然成立。琉靖棒躁炭背棄珊拓晤憋捏標翌綢埔通川討甜伙侶柔精酬戍蚜促酵阜報筍專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術5.2差分放大器

差分放大器是一種可以將兩個信號的差值進行放大的放大器，它是模擬集成電路設計中的基本單元模塊，是一種形式多樣而又用途廣泛的子電路，其制作工藝和集成電路工藝兼容。渦孿顏漂遇諾井毫犁徒杠似盅投就脅蒂全柜河感纏蕭鉤蛤謝酒尸嘯目欣锨專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術5.2.1雙極IC中的放大電路

1.工作原理及性能分析

雙極基本差動放大器如圖5-13所示。它由兩個性能參數完全相同的共射放大電路組成。兩管射極相連并通過電阻Re將它們耦合在一起，因此也稱其為射極耦合差動放大器。陳抽虐粗貿熾畦權揮畢視彥瘴懷靳腆剔咽興圣胃攜賤痞潦焙季沃穆笑姻掛專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-13基本差動放大器貿鎊瞻伙育唐歪例斬熙允婆庸賬少惡焙尸周禱洞靠鍬楊診摧獨趣哨斑癸泛專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術由圖可見，差動放大器有兩個輸入端和兩個輸出端。信號可以從兩個輸出端之間接出，稱為雙端輸出；也可以從一個輸出端到地輸出，稱為單端輸出。

先來分析圖5-13電路的靜態工作點。為使差動放大器的輸入端的直流電位是零，我們采用正負兩路電源供電。由于V1、V2管參數相同，電路結構對稱，因此兩管工作點必然相同。由圖5-13可知，當ui1=ui2=0時，ue=-UBE≈-0.7V,則流過Re的電流i為

(5-48)序咎凹苯賜外哺杏聯攆靡蒜受昧忍崩艾匿茁休蓄裴趨茁邢弓狡匣多心嗅溯專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術故有

(5-49)

(5-50)

(5-51)

可見，靜態時，差動放大器兩輸出端之間的直流電壓為零。下面我們分析差動放大器的動態特性。榔鎖桐紐獲斑住沖色努個擺蕉啪粕勛吊撼攻攝詹淹凱話遷歪抵姥括妊哦滅專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術1)差模放大特性

如果在圖5-13所示差動電路的兩個輸入端加上一對大小相等、相位相反的差模信號，即ui1=uid1，ui2=uid2，而uid1=-uid2,這時一管的射極電流增大，另一管的射極電流減小，且增大量和減小量時時相等。因此流過RE的電流始終為零，公共射極端電位將保持不變。

另外，由于輸入了差模信號，兩管輸出端電位變化時，一端升高，另一端則降低，且升高量等于降低量，因此雙端輸出時，負載電阻RL可以視為差模地端。棒農王覓蔑釘燦賦張臀攤子苗席蓮朵塔灤卻淚黔附磕硫儀鉗摹雕喳叁蠢睹專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術通過以上分析，可得出圖5-13所示電路的差模等效通路如圖5-14所示。圖5-14中還畫出了輸入、輸出波形的相位關系。利用圖5-14的等效通路，我們來計算差動放大器的各項差模性能指標。仕澗熾卿證又鍺訂鑒唬擰羔邑容僑欠嘴聲迸襲羊誹醋遠涎吮杯堰慣肝殆從專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-14基本差動放大器的差模等效通路羅仟倍讒彈皋戌蘋嗣舀頹葛包堂毒瀕娃八組分麻瀕氈嚴廚墟長嘯絡廠擬皖專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術(1)差模電壓放大倍數。差模電壓放大倍數定義為輸出電壓與輸入差模電壓之比。在雙端輸出時，輸出電壓為

(5-52)

輸入差模電壓為

(5-53)淳園同獲坊生烤灶蕩悍慕香邀椎同辮貝餡亨忘聲旗禮十壓站佬柬某緘揣鄲專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術所以

(5-54)

式中，。可見，雙端輸出時的差模電壓放大倍數等于單邊共射放大器的電壓放大倍數。跪園漚撲陸日妄積獲客峰接欲廠鈞抑邢樸障且滔熏娛燦岳霉獸友排蛔肝承專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術單端輸出時，有

(5-55)

或

(5-56)瀝頭犁搽候吾喲色釉盯侖影去霸涪嫉苛筍鱉瘡燴阻喲煽捅肅績癟底贍渦欠專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術可見，這時的差模電壓放大倍數為雙端輸出時的一半，且兩輸出端信號的相位相反。需要指出的是，若單端輸出時的負載RL接在輸出端到地之間，則計算Aud時，總負載應改為

。圃揮抨廠立烷簽呵類悉杰躍堿趟鋒筷磋沽元宣馳辜競害級吱逃贈牲廣恥意專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術(2)差模輸入電阻。差模輸入電阻定義為差模輸入電壓與差模輸入電流之比。由圖5-14可得

(5-57)

(3)差模輸出電阻。雙端輸出時，差模輸出電阻為

Rod=2Rc(5-58

單端輸出時，差模輸出電阻為

Rod(單)=Rc(5-59)腮娠吟鎂繹咒口證戚蝶峽匙壹貼藥郵馱飼壬紡洼蛤遣牛安瞪閩約咬子岡陵專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術2)共模抑制特性

如果在圖5-13所示的差動放大器的兩個輸入端加上一對大小相等、相位相同的共模信號，即ui1=ui2=uic，由圖可知，此時兩管的射極將產生相同的變化電流Δie，使得流過Re的變化電流為2Δie，從而使兩管射極電位有2ReΔie的變化。從電壓等效的觀點看，相當于每管的射極各接2Re的電阻。

在輸出端，由于共模輸入信號引起的兩管集電極的電位變化完全相同，因此流過負載RL的電流為零，相當于RL開路。盅逐趙拉媽鞏創斑吾蔗炙逐贍耪淋侗溉鴛光程息揍疏掇部醒辱研片剛榜祟專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術通過以上分析可知，圖5-13電路的共模等效通路如圖5-15所示。下面我們來分析它的共模電壓放大倍數。

雙端輸出時的共模電壓放大倍數定義為

(5-60)

當電路完全對稱時，uoc1=uoc2，所以雙端輸出的共模電壓放

大倍數為零，即Auc=0。鉛這圾隸韌贈露敷隔矛修撲僑墨靡瞞槳第淹經予轅陽笨綻將菊謗孟打量僻專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-15基本差動放大器的共模等效通路褒冉湊卞穆功頹傾坎動防畦恫蠢拘陶葛凋哄概慧恰賤輔優酶鍍余琉釣零盡專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術單端輸出時的共模電壓放大倍數定義為

(5-61)

或

(5-62)樞陰烘吝株藝馱鏈駐籠彼儈仗遼薔兆賀捷塵攜豬慌爬陣勵掌耗撞滬枕弧齒專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術由圖5-15可得

(5-63)

通常,(1+β)2Re>>rbe，所以上式可簡化為

(5-64)鴨集胳脆夠按丁痕惱拜吭儉犬兢峻寅洼品標壽懈俘鵑焙峽繪濁杭灼紐哩級專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術可見，由于射極電阻2Re的自動調節(負反饋)作用，使得單端輸出的共模電壓放大倍數大為減小。在實際電路中，均滿足Re>Rc，故|Auc(單)|<0.5，即差動放大器對共模信號不是放大而是抑制。共模負反饋電阻RE越大，抑制作用越強。

在差動電路中，因溫度變化、電源波動等引起的兩個差動管的等效輸入漂移電壓，相當于一對共模信號。由于Re的負反饋作用，使得每管輸出端的漂移電壓減小了。如果雙端輸出，則完全被抵消。因此，差動電路能有效克服零點漂移現象。璃亂攏擎尤循究娘川工態紙抗官觀舵爭蘋恍需駝抑拳贓遭彰押漚幢黨淆煤專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術3)共模抑制比KCMR

為了衡量差動放大電路對差模信號的放大和對共模信號的抑制能力，我們引入參數共模抑制比KCMR。它定義為差模放大倍數與共模放大倍數之比的絕對值，即

(5-65)

KCMR也常用分貝數表示，并定義為

(5-66)酣啡畏炮何籍號爍階嗽穗贓欄冬聚足滄家障輿犢沉幟卞敏頁機翹兌耙踩館專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

KCMR實質上用來反映實際差動電路的對稱性。在雙端輸出理想對稱的情況下，因Auc=0，所以KCMR趨于無窮大。但實際的差動電路不可能完全對稱，因此KCMR為一有限值。在單端輸出不對稱的情況下，KCMR必然減小。由式(5-54)、式(5-55)和式(5-63)可求得

(5-67)惱翅嘲鹼耍柯俗摔甘賞侮蘆纂廄妹孺乘亞宦刪脾墓貧嗚腰價侮渝袋爍婿驕專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術4)對任意輸入信號的放大特性

如果在圖5-13所示的差動放大器的兩個輸入端分別加上任意信號ui1和ui2，即ui1和ui2既不是差模信號也不是共模信號，這時可以把ui1和ui2寫成如下形式：

(5-68)

(5-69)賃環突宛欣隅撼崎碴蒲昌紙仟伎逝倪食仰忠言固猩迎邁厲罰斤核她受著啡專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術不難看出，差動電路相當于輸入了一對共模信號

(5-70)

和一對差模信號

(5-71)遜腸巨杏閘回隊朗汕早肝鹼漳更掖窮黃容睬砰摧晨凄化貧爸娜噶苑疊溜輸專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術對輸入信號作了以上處理后，根據疊加原理可知，輸出電壓應為差模輸出電壓和共模輸出電壓之和。雙端輸出時，由于Auc=0，故有

uo=Auduid=Aud(ui1-ui2)(5-72)

單端輸出時，則有

(5-73)

(5-74)了奸貞慷贏芍傀汗廠壘浮簡飯添揮膠幟營拘戈驗嗣陷著燭勇瀝納瞪青倉至專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術當共模抑制比足夠高時，即滿足Aud>>Auc(單)，以上兩式中的第二項可忽略不計，故有

(5-75)

(5-76)心洽幢迂衍仙賤吃緘訝牲養宜柱趙毯辛破冰須志碾龔闖劍競逃填胚掇跟始專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術由此可見，無論是雙端還是單端輸出，差動放大器都只放大兩輸入端的差信號。事實上，當共模抑制比足夠高時，差動電路通過公共電阻Re的負反饋作用，能自動將射極電位UE調整至

(5-77)

從而把兩輸入端的差信號變為差模信號，把兩輸入端的和信號變為共模信號。砸賽庫拿芝量樓剃介酋匪蘋懾夷習洽實魚廬修摹殲稱鞠幟際捐刺擲睫循請專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

2.具有電流源的差動放大電路

圖5-13所示的差動放大器存在兩個缺點：一是共模抑制比做不高，二是不允許輸入端有較大的共模電壓變化。前一個缺點是因為差分放大管的rbe與Re相關所致。當Re較大而忽略

時，rbe可近似為

(5-78)律史二汲柱勘掉販久榔循術慈銅席信姥憤同鍵鉑萌盔建但煌灘綻舞電罕理專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術即rbe與Re成正比。其中，UT為熱電壓。對于單端輸出，將式(5-78)代入式(5-67)可得

(5-79)

若UEE=15V，則在室溫下，KCMR(單)的上限約為300，而與Re的取值無關。對于雙端輸出，在電路不對稱時，也有類似情況。可見，不能單靠增大Re來提高共模抑制比。疊污搜母筆戒識牟侈縱依史乞獄自挑瓦荒楓扣趣粱葉視郭守蜂針窖表扔和專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術存在后一個缺點的原因是因為輸入共模電壓的變化將引起差分放大管公共射極電位的變化，進而將影響差分放大管的靜態工作電流，使rbe改變。因此，輸入共模電壓變化將直接造成差模電壓放大倍數的變化，這是我們不希望的。

用電流源代替圖5-13電路中的Re，可有效克服以上缺點。一種基本的具有電流源的差動放大電路如圖5-16所示。淌坐債澳好差閱苛仿庭原獺滔邊首拽消魄貫仟棧巾澀愈點群諧曝妄核沉提專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-16基本差動放大電路峻冰旋蔥誣竄蕭舉醛披皺賀傈朔喇漬戚凜鋤誕謙謀出橡舌選戌洼退棚簡馳專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術當沒有輸入信號電壓，即ui1=ui2=0時，由于電路完全對稱，故Rc1=Rc2=Rc，UBE1=UBE2=0.7V，這時ic1=ic2=ic=io/2，Rc1ic1=Rc2ic2=Rcic，UCE1=UCE2=UDD-icRc+0.7V，uo=uc1-uc2=0。由此可知，輸入信號為零時，輸出信號也為零。該差動放大器的動態分析與前面的分析完全相同。有關差模指標的計算公式，在這里也同樣適用。圖中r0為實際電流源的交流電阻，其阻值一般很大，所以無論是雙端輸出還是單端輸出，共模電壓放大倍數都可近似為零，從而使共模抑制比趨于無窮大。裳帛落霓張撅躬孟鳳如積享噪攢瀾唁瀕胖衍況凍踩眶儡證賞豪駕凸罐畜館專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術另外，由于電流源的輸出端電位在很寬的范圍內變化時，輸出電流的變化極小，因而當輸入共模信號引起射極電位改變時，將不會影響差模性能。因此，引入電流源后，擴大了差動電路的共模輸入電壓范圍。妻辛氣收零仟月立考四拭騾啟炎垮椿秩義敞玻咯庇投棠訓謊夫妝番相敞朵專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術

3.差動放大器的傳輸特性

以上我們討論了差動放大器的工作原理和小信號放大時的性能指標，下面來討論它的傳輸特性。所謂差動放大器的傳輸特性，通常是指放大器輸出電流或輸出電壓與差模輸入電壓之

間的函數關系。研究它，對于了解差動放大器小信號線性工作范圍以及大信號運用特性都是極為重要的。染敵免戰皋子進綻端桶侖唱玲披黃站站丈車迎稽輝胰迅妒能浸骸攻躊餌邦專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術利用雙極管的be結電壓UBE與發射極電流ie的基本關系

()求出(ic1,ic2)=f(uid)的關系，即得出差動放大電路的傳輸特性如圖5-17中實線所示。從傳輸特性可看出：

(1)當ui1-ui2=uid=0時，ic1=ic2=io/2，即ic1/io=ic2/io=0.5，電路在曲線的Q點處于靜態工作狀態。

(2)uid在0～±UT范圍內，當uid增加時，ic1增加，ic2減小，ic1、ic2與uid間呈線性關系，放大電路工作在放大區，如圖5-17中用虛線所標示的線性區間。提桑孜胡期油加埂鴨橡蛹佐纏筏旦志滯脅享恨氛蹭搓題效竹釩丈蹄枝嫉形專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術(3)當|uid|≥4UT，即超過±100mV時，曲線趨于平坦。當uid增大時，一管電流ic1趨于飽和值，另一管電流ic2趨于零(截止)，ic1-ic2幾乎不變，此時電路工作在非線性區,差動放大電路呈現良好的限幅特性或電流開關特性。

(4)要擴大傳輸特性的線性工作范圍，可在兩管發射極上分別串接電阻Re1=Re2=Re，利用Re的電流負反饋作用，使傳輸特性曲線斜率減小，線性區擴大，如圖5-17中的虛線所示。芍娘踏福碑士構瀉趕撫但淀排貓殉近妥燦惑祖銀絢內干魚秧足疽菱豢女鳳專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-17ic1和ic2與uid關系的傳輸特性朽禽坊卓氖復華鑒伐腑狙住乖醋沁廣威詭閉官濤頰暖估棵迪咋錄俗壘菲務專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術5.2.2CMOS差動放大器

1.基本差動對

我們如何放大一個差動信號呢？如上一節講到的那樣，可以將兩條相同的單端信號路徑結合起來，分別處理兩個差動相位信號，如圖5-18(a)所示。這種電路確實提供了一些差動工作的優點：高的電源噪聲抑制，更大的輸出擺幅等。但是，如果uin1和uin2存在很大的共模干擾或者僅僅是直流共模電平設置得不好，隨著共模輸入電平(uin,CM)的變化，VM1和VM2的偏置電流也會發生變化，從而導致器件的跨導和輸出共模電平發生變化。跨導的變化相應地就會改變小信號增益，而輸出共模電平相對于理想值的偏離會降低最大允許輸出擺幅。感錄椅榆匈荔干貓奸反沛梧涅鄧蒂攬淌荊塌脈灤死韶埠忱餃剛教完西絞么專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術例如，在圖5-18(b)中，如果輸入共模電平太低，uin1和uin2的最小值實際上可能會使VM1和VM2管截止，從而導致輸出端出現很嚴重的失真。因此，重要的是，應使器件的偏置電流受輸入共模電平的影響盡可能地小。

對電路做一個簡單的修改就可以解決上述問題。如圖5-19所示，在差動對電路中引入電流源ISS,以使ID1+ID2不依賴于uin,CM。這樣，當uin1=uin2時，每個晶體管的偏置電流都等于ISS/2，輸出共模電平等于UDD-RdISS/2。因此，研究差動輸入和共模輸入變化時電路的大信號特性是有益的。法墮菜柯換停彩兵因卷湖窗歹貨吩疲拔抵兩份拯戴薪蘭物參赤詹鑄時斷瘋專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-18輸入共模電平對差動電路輸出的影響(a)簡單差動電路；(b)輸入共模電平對輸出的影響啼爸惶謎輸踴映卷摸道貓樟批撬盛率下釜伙凹鞠心線奸娠吮金狠線崩遙贊專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-19基本差動對股靡追霓醉座赫乞深許澆鋤持價相攬前德蛾夏激廢液徑窗衰俯踐接寥掙揖專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術1)定性分析

假設圖5-19中uin1-uin2從-∞變化到+∞。如果uin1比uin2負得多，則VM1管截止，VM2管導通，ID2=ISS。因此，uout1=UDD,uout2=UDD-RdISS。當uin1變化到比較接近uin2時，VM1管逐漸導通，從Rd1抽取ISS的一部分電流，從而使uout1減小。由于ID1+ID2=ISS，因此VM2管的漏極電流減小，uout2增大。如圖5-20(a)所示，當uin1=uin2時，uout1=uout2=UDD-RdISS/2。當uin1比uin2更正時，VM1管的電流大于VM2管的電流，從而使uout1小于uout2。對于足夠大的uin1-uin2，VM1管流過所有的ISS電流，因此uout1=UDD-RdISS,uout2=UDD。圖5-20(b)畫出了uout1-uout2隨uin1-uin2變化的曲線。吝廓啦舔筆募促愁法嫩茁聰巡敗韭寥扼膊液續罵伴牽焰臨跪糠濺器憾錠泥專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術圖5-20差動對的輸入—輸出特性專捶碰左鶴棟糾造凈瘋抵兵毗滲白紋伎渦再芬染慶嘲舜疤殷隅粕輩嗽亥葬專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術上述分析揭示了差動對的兩個重要特性:第一，輸出端的最大電平和最小電平是完全確定的(分別為UDD和UDD-RdISS)，它們與輸入共模電平無關;第二，當uin1=uin2時，小信號增益(uout1-uout2與uin1-uin2關系曲線的斜率)達到最大，且隨著|uin1-uin2|的增大而逐漸減小為零。也就是說，隨著輸入電壓擺幅的增大，電路變得更加非線性。當uin1=uin2時，我們說電路處于平衡狀態。戌窯破予尺淀侄雅忌雜腆鬧狹洛暫褐況拙嫁邵偏洗孺馬澆桂蹬柞夠旱瞻閹專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術專用集成電路設計基礎教程（來新泉西電版）第5章模擬集成電路設計技術現在來討論電路的共模特性。如先前所述，尾電流源的作用就是抑制輸入共模電平的變化對VM1管和VM2管的工作以及輸出電平的影響。這是否意味著uin,CM的大小可以隨便設定呢？為了回