集成電路的封裝及使用陳學平2024-09-17

2.3集成電路的封裝012.4集成電路的使用02目錄01ONE2.3集成電路的封裝

2.3集成電路的封裝集成電路的封裝，按材料可分為金屬、陶瓷、塑料三類，按電極引腳的形式分為通孔插裝式及表面安裝式兩類。這幾種封裝形式各有特點，應用領域也有區別。這里主要介紹通孔插裝式引腳的集成電路封裝與若干表面安裝式引腳的封裝形式。對于近年來迅速發展的表面安裝技術（SMT）及表面安裝元器件的封裝也進行介紹。

TO晶體管外形封裝TO（TransistorOut-line）的中文意思是“晶體管外形”。這是早期的封裝規格，例如TO-92，TO-92L，TO-220，TO-252等都是插入式封裝設計。近年來表面貼裝市場需求量增大，TO封裝也進展到表面貼裝式封裝，如圖10-3所示。圖10-3TO封裝

TO晶體管外形封裝TO-252和TO-263就是表面貼裝封裝。其中TO-252又稱為D-PAK，TO-263又稱為D2PAK。D-PAK封裝的MOSFET有3個電極，柵極（G）、漏極（D）、源極（S）。其中漏極（D）的引腳被剪斷不用，而是使用背面的散熱板作漏極（D），直接焊接在PCB上，一方面用于輸出大電流，一方面通過PCB散熱，所以PCB的D-PAK焊盤有三處，漏極（D）焊盤較大。

DIP雙列直插式封裝DIP（DualIn-linePackage）是指采用雙列直插形式封裝的集成電路芯片，絕大多數中小規模集成電路（IC）均采用這種封裝形式，其引腳數一般不超過100個。封裝材料有塑料和陶瓷兩種。如圖10-4所示。DIP是最普及的插裝型封裝，應用范圍包括標準邏輯IC，存儲器LSI，微機電路等。Intel公司早期CPU，如8086、80286就采用這種封裝形式，緩存（Cache）和早期的內存芯片也是這種封裝形式。3．QFP方型扁平式封裝如圖10-5所示。

DIP雙列直插式封裝圖10-4DIP封裝圖10-5QFP封裝

SOP小尺寸封裝SOP器件又稱為SOIC（SmallOut-lineIntegratedCircuit），是DIP的縮小形式，引線中心距為1.27mm，材料有塑料和陶瓷兩種。SOP也稱為SOL和DFP，如圖10-7所示。SOP封裝標準有SOP-8、SOP-16、SOP-20、SOP-28等，SOP后面的數字表示引腳數，業界往往把“P”省略，叫SO（SmallOut-line）。

SOP小尺寸封裝圖10-6BQFP封裝圖10-7SOP器件還派生出SOJ（J型引腳小外形封裝）、TSOP（薄小外形封裝）、VSOP（甚小外形封裝）、SSOP（縮小型SOP）、TSSOP（薄的縮小型SOP）及SOT（小外形晶體管）、SOIC（小外形集成電路）等。

PLCC塑封有引線芯片載體PLCC（PlasticLeadedChipCarrier），引線中心距為1.27mm，引線呈J形，向器件下方彎曲，有矩形、方形兩種，如圖10-8所示。用途：現在大部分主板的BIOS都是采用的這種封裝形式。

LCCC無引線陶瓷芯片載體LCCC（LeadlessCeramicChipCarrier）其電極中心距有1.0mm、1.27mm兩種。通常電極數目為18～156個，如圖10-9所示。

LCCC無引線陶瓷芯片載體圖10-8PLCC封裝圖10-9LCCC封裝LCCC器件特點如下。（1）寄生參數小，噪聲、延時特性明顯改善。（2）應力小，焊點易開裂。用途：用于高速，高頻集成電路封裝，主要用于軍用電路。

PGA插針網格陣列封裝PGA（PinGridArrayPackage）芯片封裝形式在芯片的內外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據引腳數目的多少，可以圍成2～5圈。安裝時，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。PGA封裝如圖10-10所示。

BGA球柵陣列封裝除使用QFP封裝方式外，現今大多數的高腳數芯片（如圖形芯片與芯片組等）皆轉而使用BGA（BallGridArrayPackage）封裝技術，如圖10-11所示。

BGA球柵陣列封裝圖10-10PGA封裝圖10-11BGA封裝用途：BGA一出現便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

CSP芯片尺寸封裝隨著全球電子產品個性化、輕巧化的需求，封裝技術已進步到CSP（ChipSizePackage）。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大，即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒（Die）大不超過1.4倍。CSP封裝具有以下特點。①滿足了芯片I/O引腳不斷增加的需要。②芯片面積與封裝面積之間的比值很小。

CSP芯片尺寸封裝③極大地縮短延遲時間。CSP封裝適用于腳數少的IC，如內存條和便攜電子產品。未來則將大量應用在信息家電（IA）、數字電視（DTV）、電子書（E-Book）、無線網絡WLAN/GigabitEthemet、ADSL/手機芯片、藍牙（Bluetooth）等新興產品中。02ONE2.4集成電路的使用

2.4集成電路的使用集成電路的使用要注意以下幾點。（1）工藝篩選：工藝篩選的目的，在于將一些可能早期失效的電路及時淘汰出來，保證整機產品的可靠性。特別是那些對于設備及系統的可靠性要求很高的產品，更必須對元器件進行使用篩選。

正確使用①在使用集成電路時，其負荷不允許超過極限值：當電源電壓變化不超出額定值±l0%的范圍時，集成電路的電氣參數應符合規定標準；在接通或斷開電源的瞬間，不得有高電壓產生，否則將會擊穿集成電路。②輸入信號的電平不得超出集成電路電源電壓的范圍（即輸入信號的上限不得高于電源電壓的上限，輸入信號的下限不低于電源電壓的下限；對于單個正電源供電的集成電路，輸入電平不得為負）。必要時，應在集成電路的輸入端增加輸入信號電平轉換電路。③一般情況下，數字集成電路的多余端不允許懸空，否則容易造成邏輯錯誤。④數字集成電路的負載能力一般用扇出系數表示，但它所指的情況是用同類門電路作為負載。

正確使用STEP4STEP3STEP2STEP1⑤使用模擬集成電路前，要仔細查閱它的技術說明書和典型應用電路，特別注意外圍元件的配