第5章習題5.1考察圖5.4所示運算放大器，試推導該放大器的低頻小信號電壓增益。各管子的參數可用和表示（i=1~13）。答案：5.2圖5.40所示的差動輸入-單端輸出放大器中，采用自偏置共源共柵電流鏡（M3~M6和R）作為放大器的有源負載。假定左右兩邊的CMOS管特性和尺寸完全對稱，試分析該放大器的小信號電壓增益（Avd）以及輸入共模電壓（Vcm）的范圍。圖5.40參考答案：5.3圖5.4所示運算放大器中主要包含哪些極點，請粗略估計這些極點的位置關系，并畫出極點位置的草圖。假定所有CMOS器件被設計成具有相同的過驅動電壓，源極跟隨器的偏置電流與差分對的偏置電流相同。參考答案：Vout和Vout1兩個結點由于具有較大的輸出阻抗和對地電容，其對應的極點距離原點最近，其中Vout1具有大得多的輸出阻抗。認為Vout1處為系統提供主極點，Vout處為系統提供第一個非主極點。a，b兩點的極點重合。在同樣過驅動電壓的情況下，M8的跨導與M4相同，但M6的管子的寬度較M4要大，所以認為e點的對地電容要比b大，因此考慮。c，d兩點具有較大的結點電容，考慮c，d處的極點要比a，b，e小。相比而言，d點的電容要大于c，所以由于源跟隨器的偏置電流比差分對單一支路的偏置電流要大一倍，可以認為M11的跨導較大而f點的對地電容與c，d點相當，可以認為。畫出各極點關系為（本題目在于使讀者掌握極點分布的規律，實際的極點位置，必須通過嚴格的計算或仿真得到）。5.4圖5.41是一種基于共源共柵結構的改進型電路（增益增強型電路），這種結構在M2的柵-源極之間加入了負反饋運算放大器，以提高輸出電阻。假定M1的參數為：=100μA/V，=40KΩ，M2的參數為：=80μA/V，=60KΩ，負反饋運算放大器的增益為A=-80。試計算輸出電阻，比普通的共源共柵結構提高了多少？計算時可忽略體效應。圖5.41參考答案：假設在輸出端加上電壓則流過兩個管子的電流為那么，與普通的共源共柵結構相比，約提高了80倍。5.5考察圖5.14所示軌對軌運算放大器，若PMOS輸入級和NMOS輸入級具有相同的偏置尾電流，即，負載電容=10pF，=0.1V-1，=0.2V-1，。（1）如果要獲得的擺率，偏置電流應為多少?（2）若要使PMOS輸入級與NMOS輸入級具有相同的跨導，兩個輸入級的管子寬長比應滿足什么關系?（3）如果M1~M4的過驅動電壓為0.1V，其它管子的過驅動電壓為0.4V，M5和M6的偏置電流也為，計算放大器的低頻電壓增益。假定PMOS和NMOS輸入級都工作在飽和區。答案：(1)(2)對于NMOS，對于PMOS，，令(3)5.6圖5.42所示的差動輸入-差動輸出折疊式共源共柵放大器中，加入了CMFB電路來控制輸出共模電平的變化。圖5.42（1）求Vout,CM的值（用Vout1和Vout2表示）。（2）若共模反饋放大器是采用電流鏡負載的差動放大器，那么輸入級應該采用PMOS還是NMOS差動對，其原因是什么？（3）計算CMFB電路的環路增益。假定共模反饋放大器的增益為A，各管子的跨導和輸出電阻可分別用和表示（i=1~10）。答案：(1)(2)應采用PMOS，這樣一來A的輸出共模電壓就會小于Vout1和Vout2的共模，這樣的電平才適合作為M9和M10的柵極偏置，保證這兩個管子的過驅動電壓不會很大。(3)將Vb4視為輸入端，放大器A左側的電路可看作共源共柵放大器。5.7圖5.43所示為運算放大器的輸出級電路，為了給負載提供足夠的驅動電流，輸出驅動管M1通常具有較大的寬長比。假定，，。（1）當負載電流為零（靜態）時，若使輸出驅動管M1工作在飽和區，求M2的寬長比，此時輸出級的靜態功耗為多少？假定M1的過驅動電壓為1V，其它器件的過驅動電壓為0.2V。（2）為了降低靜態功耗，可以使輸出驅動管M1在靜態時工作在臨界亞閾值區（漏極電流密度=時，認為器件工作在臨界亞閾值區，此時），試確定此時M2的寬長比，并重新計算輸出級的靜態功耗。圖5.43參考答案：（1）功率管尺寸很大，若使其工作在飽和區將必須用到很大的偏置電流，這個管子的尺寸非常大。靜態功耗：(2)此時對于M1，每微米的W寬度流過1微安的電流，可以認為其處于臨界亞閾值狀態。此時，靜態功耗為。可見臨界亞閾值偏置狀態下的功率管可以大大節省靜態功耗。5.8設計圖5.1所示的套筒式共源共柵運算放大器。假定VDD=3.3V,CL=5pF，VTHN=|VTHP|=0.7V，μnCox=150μA/V2，μpCox=55μA/V2，λp=0.05V-1，λn=0.04V-1。要求運算放大器的性能指標滿足下列條件（放大器的其它指標請讀者自定）：直流或低頻時的小信號差模電壓增益Avd>80dB輸入共模電壓范圍：1.0V≤Vcm≤2.5V輸出電壓擺幅：0.7V≤Vout≤2.6V擺率SR=10V/μs5.9設計圖5.5所示的折疊式共源共柵運算放大器（NMOS輸入）。設計條件與設計指標與題5.8相同。5.10設計圖5.44所示的折疊式共源共柵運算放大器（PMOS輸入）。設計條件與設計指標與題5.8相同。圖5.445.11設計圖5.14所示的差動輸入-單端輸出軌對軌折疊式共源共柵運算放大器。其中，ISS1=ISS2，輸入共模電壓范圍：0~VDD，輸出電壓擺幅：0.6V≤Vout≤2.6V。其余設計條件與設計指標與題5.8相同。6.1圖6.39（a）、（b）、（c）、（d）為比較器的輸入-輸出關系曲線，如果比較器的輸入-輸出關系取反，試畫出此時的輸入-輸出關系曲線。圖6.39參考答案：6.2對于圖6.40所示比較器，假定M5的直流電流為100μA，W6/L6=5(W4/L4)，W8/L8=5(W3/L3)，且CL=10pF，VDD=4V，求比較器的傳輸時延。這里假設比較器的輸入信號幅度足夠大，導致比較器出現“轉換”現象，即時延由擺率SR決定。圖6.40解：當該比較器處于靜態工作時，M6和M7管的靜態偏置電流為：當該比較器工作在大信號擺幅的情況下，最大的source電流為：最大的sink電流為：當給Vin的正端加一個正向的大信號時，M6導通，M7截止，此時對電容CL進行充電，電容可以充電到VDD，此時的輸出電壓：即當給Vin正端加一個負向的大信號時，此時M7導通，M6截止，此時電容CL進行放電，電容放電到0V，此時的輸出電壓：即該比較器的傳輸延時為：6.3對于圖6.30所示外部正反饋遲滯比較器（反向輸入），試推導該比較器的正、負遲滯電壓。6.4對于圖6.31所示外部正反饋遲滯比較器（同向輸入，且遲滯曲線發生位移），試推導該比較器的正、負遲滯電壓以及電壓位移量。6.5對于圖6.41所示的外部正反饋遲滯比較器，假定VOH=2V，VOL=-2V，上轉折點為1V，下轉折點為0V。求電阻R1和R2之間的關系以及參考電壓VREF。圖6.41解：上部（向下）翻轉點：下部（向上）翻轉點：解得：6.6設計圖6.8所示的由三級開環運放構成的比較器。要求小信號差模電壓增益Avd>80dB，其它參數自定。CMOS管的參數為：μnCox=151μA/V2，μpCox=54μA/V2，VTHN,P=±0.70V。6.7設計圖6.42所示的輸入級為NMOS管的內部正反饋遲滯比較器。假定電流I5=5μA，要求VTRP+>0.1V，VTRP-<-0.1V，小信號差模電壓增益Avd>60dB，其它參數自定。CMOS管的參數與題6.6相同。圖6.42(解：（1）假定M1的柵極接0電位，M2的柵極電位遠小于0，則M1、M3導通，M6工作在深度線性區，而M2、M4、M7截止，此時輸出VO2為高電平；隨著Vin增加，M2逐漸導通，i2逐漸增大，最后M2完全導通，當i2=i6時，正遲滯（翻轉）點發生。由于則有：可得：可得：由于M1和M2工作在飽和區，i1和i2為：假設M1和M2的尺寸和特性對稱，即則VTRP+可表示為：將代入上式（2）假定M1的柵極接0電位，M2的柵極電位遠大于0，則M2、M4導通，M7工作在深度線性區，而M1、M3、M6截止，此時輸出VO1為高電平；隨著Vin減小，M1逐漸導通，i1逐漸增大，最后M1完全導通，當i1=i7時，負遲滯（翻轉）點發生。由于則有：可得：可得：由于M1和M2工作在飽和區，i1和i2為：假設M1和M2的尺寸和特性對稱，即則VTRP+可表示為：將代入上式（3）根據題目要求，電流i5=5uA，要求VTRP+>0.1V，VTRP-<-0.1V，代入得取L=1um，W=2um解得：α=5代入得：上述結果滿足題意要求。則該比較器各晶體管的參數為：晶體管溝道長度(um)寬長比fingermultiplierM1,212:111M3,412:111M6,7110:111M5,822:111偏置電流源I5=5uA6.8設計圖6.43所示的輸入級為PMOS管的內部正反饋遲滯比較器。假定電流I17=5μA，其余設計條件和參數與題6.4相同。圖6.43第7章習題7.1設計一個如圖7.23所示的電阻分壓電路，=5V，要求基準電壓為1V，為3V，流過電阻的電流為2μA。若R3的方塊電阻值工藝偏差為10%，求出此時各個基準電壓的實際值，并考察電阻偏差對基準電壓精度的影響。圖7.23解：由流過電阻的電流為2μA，VDD為5V，可得電阻串的總電阻值為：5V/2μA=2.5MΩ根據分壓比例可求得R3=2.5×1/5=500KΩR2=2.5×3/5-R3=1MΩR1=1MΩR3工藝偏差在10%時，重新計算分壓比例可得：，，可見，電阻偏差對基準電壓影響較大。7.2試設計圖7.1（b）所示電阻-MOS管型分壓器。假定=5V，要求基準電壓為1V，流過電阻的電流為2μA，=0.7V，。求電阻R和MOS管的寬長比的值（忽略溝道長度調制效應，=0）。解：R=4V/2μA=2MΩ7.3試設計圖7.1（c）所示MOS管型分壓器。=0.7V，，其余參數與習題7.2相同。求和的值（=0）。解：由式5.8可分別求得7.4圖7.24所示電路為改進型MOS管分壓器。=5V，若要求基準電壓=1V，=3V，流過電流為2μA，試求M1、M2和M3的寬長比。假定=110，=50，閾值電壓均為0.7V，=0。圖7.24解：由=1V，可求得：同理，可求得：7.5圖7.25是一種以閾值電壓為基準的自偏置電流源，試推導輸出電流的表達式，并估算的值。忽略CMOS的二級效應，取和分別為110和50，閾值電壓均為0.7V。圖7.25由圖可知，，所以M1必然處于飽和區。由，且，得由以上公式可見，電流I與電源電壓無關，可估算為。代入值得，。7.6圖7.26是在圖7.25的基礎上附加了啟動電路M6~M9，試分析該啟動電路的工作原理。若要求電流源正常工作時啟動電路最大消耗電流為1μA，試求M6~M8的寬長比。計算時可忽略CMOS的二級效應，并取和分別為110和50，閾值電壓均為0.7V。圖7.26解：電路上電后，M6導通，M9導通，從而將M2的柵極電壓拉至較高電位。當M2的柵極電壓上升到兩個閾值電壓時，基準電路開始工作，電流逐漸增加。電路啟動起來后，M9自動關閉（M2的柵極電壓上升，M9的Vgs減小），不影響基準電路工作。分析可知，M6，M7和M8在電路正常工作時仍導通消耗電流（都工作在飽和區）。由飽和區電流公式：，其中ID為1μA，可分別求得M6~M8的尺寸：假設將電源電壓平均分為三份，即。7.7對于圖7.2所示具有自偏置結構的MOS管型基準源，若電阻R的值出現工藝偏差，試分析其對基準電流的影響。另外，分析CMOS管的二級效應對基準電流的影響。解：（7.14）由式7.14可知，基準電流與R的平方成反比，因此，電阻絕對值出現較大波動時，將嚴重影響基準電流及其溫度系數。所以，應用時，通常選用較為準確的電阻類型來實現。溝道長度調制效應會使兩路電流不能完全一致，從而對基準造成偏差。M2存在體效應，其閾值電壓會增大，因此所選用的K值應相應增大。7.8圖7.27是在圖7.5（b）的基礎上附加了啟動電路M11~M15，試分析該啟動電路的工作原理。圖7.27解：剛上電時，因為M14和M15為常導通（工作在線性區，相當于大電阻），使得M12和M13導通（M12和M13的Vgs電壓較大），從而將共源共柵的PMOS柵電位拉低，電流開始增加，基準電路開始工作。當回路中電流越來越大時，由于M11的W/L值較大，而M14和M15為長MOS管（W/L值較小），迫使M11工作在深度線性區（Vds,M11接近0），使得M12、M13柵電壓降低（小于閾值電壓），而從關閉啟動電路。因為M11、M14和M15一直導通，所以必須降低其電流消耗！7.9對于圖7.28所示基準電流源，設M3和M4的尺寸相同，M1和M2的W/L之比為K:1。1）試推導輸出電流的表達式；2）為了保證M2工作在飽和區，電阻R的取值是多少？3）與圖7.2所示電路相比較，該電路的優點是什么？圖7.28解：1）設流過M2的電流為I，則：由式（7.14）及7.1.2小節的分析可得，所以，2）對于M2管，為了使其工作在飽和區，要求：Vds2>Vgs2-VTH2，而由圖7.28可知，Vds2=Vgs2-IR，因此，需滿足Vgs2-IR>Vgs2-VTH2，即。3）此電路和圖7.2電路的基準電流表達式相同。但該電路消除了M2管的體效應。7.10推導圖7.6（a）和（b）所示電路中的基準電流。7.11參照圖7.8（b）和圖7.9（b），分別設計一個CTAT和PTAT基準電流源電路，要求基準電流=10μA。假設=5×10-15A，=26mV，PT