16.2.3時鐘觸發(fā)器 - 時鐘觸發(fā)器-1_第1頁
16.2.3時鐘觸發(fā)器 - 時鐘觸發(fā)器-1_第2頁
16.2.3時鐘觸發(fā)器 - 時鐘觸發(fā)器-1_第3頁
16.2.3時鐘觸發(fā)器 - 時鐘觸發(fā)器-1_第4頁
16.2.3時鐘觸發(fā)器 - 時鐘觸發(fā)器-1_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

6.3時鐘觸發(fā)器

基本RS觸發(fā)器具有置0和置1的功能，觸發(fā)信號或到來，基本RS觸發(fā)器隨之翻轉。

時鐘觸發(fā)器在時鐘脈沖信號CP（ClockPulse）的控制下翻轉。

時鐘觸發(fā)器根據邏輯功能分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T

觸發(fā)器。6.3.1時鐘RS觸發(fā)器1.電路結構

在基本RS觸發(fā)器的基礎上增加了兩個與非門C門和D門。數據輸入端R和S分別接入C門和D門的輸入端，高電平有效。

當CP=0時，C門和D門被封鎖，C門和D門輸出1，基本RS觸發(fā)器保持原狀態(tài)，時鐘RS觸發(fā)器保持原狀態(tài)。2.工作原理6.3時鐘觸發(fā)器

當CP=1時，C門和D門分別輸出和，以此作為基本RS觸發(fā)器的輸入，可以得到時鐘RS觸發(fā)器的輸出狀態(tài)。

為了保留原有基本RS觸發(fā)器的直接置0端和直接置1端，將電路修改，增加了和端，不受時鐘的控制，稱為異步清零端和異步置位端。6.3時鐘觸發(fā)器

時鐘RS觸發(fā)器邏輯符號(1)功能表6.3時鐘觸發(fā)器

如果以R、S、作為輸入變量，畫出時鐘RS觸發(fā)器輸出的次態(tài)卡諾圖。

時鐘RS觸發(fā)器的特性方程為：（約束條件）

(2)特性方程6.3時鐘觸發(fā)器

時鐘RS觸發(fā)器在一次時鐘到來期間，觸發(fā)器多次翻轉的現象稱為空翻。

空翻現象違背了構造時鐘觸發(fā)器的初衷。每來一次時鐘，只允許觸發(fā)器翻轉一次。若多次翻轉，電路就會出現狀態(tài)錯誤。需要完善電路結構，消除空翻現象。(3)空翻6.3時鐘觸發(fā)器

6.3.2D觸發(fā)器D觸發(fā)器只有一個數據輸入端D。當D=1時且CP=1時，觸發(fā)器輸出Q=1。當CP回到0時，觸發(fā)器保持1狀態(tài)不變。當D=0時，且CP=1時，觸發(fā)器輸出Q=0，當CP回到0時，觸發(fā)器保持0狀態(tài)不變。6.3時鐘觸發(fā)器

1.電路結構D觸發(fā)器邏輯符號6.3時鐘觸發(fā)器

2.工作原理

為消除空翻現象，應使觸發(fā)器僅在CP邊沿接收輸入信號，并完成輸出狀態(tài)轉換。因此D觸發(fā)器產品主要是邊沿觸發(fā)器，采用主從結構或維持阻塞結構。主從D觸發(fā)器

邊沿D觸發(fā)器邏輯符號3.空翻現象的消除6.3時鐘觸發(fā)器

[例6.3.1]

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論