第14章邏輯門電路14.1數字電路概述142邏輯代數與邏輯函數14.3邏輯門電路一、邏輯門電路的分析和設計二、常用的組合邏輯模塊1.數字電路概述1.脈沖信號和數字信號電子電路中的信號模擬信號數字信號隨時間連續變化的信號時間和幅度都是離散的如：正弦波、鋸齒波信號等如：脈沖信號等2.1.脈沖信號的參數AtWtftr脈沖幅度：A脈沖寬度：tW脈沖前沿：tr脈沖后沿：tf脈沖周期：T脈沖頻率：f=1/TT0.9A0.5A0.1A3.正脈沖：躍變后的電位比躍變前高0V3V（-3V）（0V）負脈沖：躍變后的電位比躍變前低0V-3V（3V）（0V）2、正、負脈沖信號4.脈沖信號產品數量的統計。數字表盤的讀數。數字電路信號：tu脈沖信號3、數字信號5.研究數字電路時注重電路輸出、輸入間的邏輯關系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數，電路的功能用邏輯狀態表（真值表）、邏輯表達式及波形圖表示。在數字電路中，三極管工作在開關狀態，即工作在飽和和截止狀態。6.

UiUoKUccRK開------Uo=1,輸出高電平K合------Uo=0,輸出低電平可用三極管代替7.R1R2AF+uccuAtuFt+ucc0.3V三極管的開關特性：截止飽和8.十進制：以十為基數的計數體制表示數的十個數碼：0、1、2、3、4、5、6、7、8、9遵循逢十進一的規律157=常用數制位權：10n14.1.數制與碼制二進制9.二進制：以二為基數的計數體制表示數的兩個數碼：0、1遵循逢二進一的規律（1001）B==(9)D位權：2n10.優缺點用電路的兩個狀態---開、關來表示二進制數，數碼的存儲和傳輸簡單、可靠。位數較多，使用不便；不合人們的習慣，輸入時將二進制轉換成二進制，運算結果輸出時再轉換成十進制數。11.二進制與十進制之間的轉換二進制轉換為十進制按權展開（1011）B==(11)D012321212021+

++

十進制轉換為二進制求商取余(25)D=(11001)B十進制與二進制之間的轉換，可以用二除十進制數，余數是二進制數的第0位（K0），然后依次用二除所得的商，余數依次是第一位（K1）、第二位（K2）、……。12.225余1

K0122余0

K162余0

K232余1

K312余1

K40轉換過程：(25)D=(11001)B高位低位13.二—十進制（BCD碼）：用二進制碼表示的十進制數：0~9十個狀態，用四位二進制碼表示一位十進制數：0000000110001001010011010011001001011100BCD碼十進制數210376589414.14.2邏輯代數及應用14.2.1邏輯代數在數字電路中，我們要研究的是電路的輸入輸出之間的邏輯關系，所以數字電路又稱邏輯電路，相應的研究工具是邏輯代數（布爾代數）。在邏輯代數中，邏輯函數的變量只能取兩個值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個對立的邏輯狀態，如電位的低高（0表示低電位，1表示高電位）、開關的開合等。15.（1）“與”邏輯運算和與門A、B、C都具備時，事件F才發生。EFABC設開關閉為“1”開關開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關系為“與”邏輯與邏輯1.基本邏輯運算及其表示方法16.&ABCF邏輯符號二極管與門電路BAFVD1VD2R+5V輸入：A、B：3V邏輯“1”輸入：A、B：0V邏輯“0”輸出：F：3V邏輯“1”；0V邏輯“0”17.F=A?B?C邏輯式邏輯與（邏輯乘）AFBC00001000010011000010101001101111邏輯狀態表全1出1有0出018.（2）“或”邏輯運算和或門A、B、C只有一個具備時，事件F就發生。AEFBC開關閉為“1”開關開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關系為“或”邏輯或邏輯19.1ABCF邏輯符號BAFVD1VD2R-5V二極管或門電路輸入：A、B：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”20.F=A+B+C或邏輯式邏輯或(邏輯加)AFBC00001001010111010011101101111111邏輯狀態表全0出0有1出121.（3）“非”邏輯運算和非門A具備時，事件F不發生；A不具備時，事件F發生。AEFR非邏輯開關閉為“1”開關開為“0”燈亮為“1”燈不亮為“0”則開關A與燈F的關系為“非”邏輯22.邏輯符號三極管非門電路輸入：A：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”AF1AFRB+UCCRC+3V限幅二極管23.邏輯式邏輯非邏輯反邏輯狀態表AF0110有1出0有0出124.A+0=AA+1=1A?0=0?A=0A?1=A所以，可以得到以下邏輯運算：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=12.邏輯代數的基本定律基本運算法則25.邏輯代數的基本定律交換律結合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數不適用!26.A+AB=A證明：A+AB=A(1+B)=A?1=A利用運算規則可以對邏輯式進行化簡。例如：被吸收吸收律27.可以用列真值表的方法證明：反演律28.3.幾種常用的邏輯運算“與”、“或”、“非”是三種基本的邏輯關系，任何其它的邏輯關系都可以以它們為基礎表示。與非：條件A、B、C都具備，則F不發生。&ABCF或非：條件A、B、C任一具備，則F發生。1ABCF29.異或：輸入不同時，輸出為“1”，輸入相同時，輸出為“0”=1AB同或：輸入不同時，輸出為“0”，輸入相同時，輸出為“1”=1ABF30.邏輯函數及其表示法1、邏輯函數任何一個具體的邏輯因果關系都可以用一個確定的邏輯函數來描述。2、邏輯函數的表示法邏輯函數式把邏輯函數的輸入、輸出關系寫成與、或、非等邏輯運算的組合式，即邏輯代數式，稱為邏輯函數式，我們通常采用“與或”的形式。比如：ABCCBACBACBACBAF++++=31.邏輯圖把相應的邏輯關系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD32.邏輯狀態表將輸入、輸出的所有可能狀態一一對應地列出33.n個變量可以有2n個組合，一般按二進制的順序，輸出與輸入狀態一一對應，列出所有可能的狀態。注意！34.ACBF00001000101110011010111100001111ABCBACCBABCAF=+++3.邏輯函數表示形式的變換（1）由真值表轉換到與或表達式第一步：取真值表中函數值為“1”的各項，將變量寫成“與”的形式；（變量為1，取其本身，變量為0，取其反）第二步：將各項寫成“或”的形式35.（2）由邏輯表達式轉換到真值表第一步：把邏輯表達式中變量的各種取值組合有序地添入真值表中；（有n個變量時，變量的取值組合有2n個）ABF001001110110第二步：計算出變量的各種取值組合對應的函數值，并添入表中。（3）邏輯表達式與邏輯圖的轉換前面已經提到，在此不再重復36.4.邏輯表達式的化簡在實現同一邏輯功能的前提下，邏輯式越簡單，則需要門的數量越少，電路越簡單。所以邏輯式的化簡是分析和設計邏輯電路必不可少的步驟。化簡：（1）根據邏輯代數的運算法則將邏輯式的項數減少，將每一項中的變量減少。（2）根據要求將邏輯式轉換為需要的邏輯運算形式。如：“與非與非表達式”。37.利用邏輯代數的基本公式化簡：例1ABAC+=)BC(A+=)BCB(A+=ABCBA+=)CC(ABCBA++=ABCCABCBAF++=提出AB=1提出ACB(A)B+=CB+配項吸收38.用與非門實現下列邏輯關系，畫出邏輯圖F=AB+AC=AB+AC=AB·AC&B&A&&&CF例239.邏輯門電路門電路是用以實現邏輯關系的電子電路。門電路主要有：與門、或門、非門、與非門、或非門、異或門等。在數字電路中，一般用高電平代表1、低電平平代表0，即所謂的正邏輯系統。100V只要能判斷高低電平即可只要能判斷高低電平即可14.4邏輯門電路40.14.4.1分立元件門電路二極管與門FVD1VD2AB+12V&ABF41.二極管或門FVD1VD2AB-12V1ABF42.R1VDR2AF+12V+3V三極管非門AF143.R1VDR2F+12V+3V三極管非門VD1VD2AB+12V二極管與門與非門&ABF44.分立元件門電路缺點1）體積大、工作不可靠。2）需要不同電源。3）各種門的輸入、輸出電平不匹配。集成門電路與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據電路內部的結構，可分為DTL、TTL、HTL、CMOS管集成門電路。45.TTL與非門的外形1234561413121110987&&&&1.TTL門電路雙列直插式74LS0015.1集成邏輯門電路46.符號低電平起作用&ABFENE功能表E=1E=03.三態輸出與非門符號功能表高電平起作用&ABFENE47.０１０三態門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時接入高電平E1E2E3公用總線&ABEN&ABEN&ABEN48.概述邏輯電路組合邏輯電路時序邏輯電路當前的輸出僅取決于當前的輸入除與當前輸入有關外還與原狀態有關15.1組合邏輯電路的分析與設計49.3、列出輸入輸出狀態表并得出結論。15.2組合邏輯電路分析

分析步驟：電路結構輸入輸出之間的邏輯關系1、由給定的邏輯圖寫出邏輯關系表達式。4、根據輸入輸出狀態表判斷邏輯功能。2、運用邏輯代數對邏輯式進行化簡或變換。50.分析下圖的邏輯功能。

&&&&ABF例251.狀態表相同為“0”不同為“1”異或門=1F=AB+AB52.分析下圖的邏輯功能。

&&&ABF11例353.狀態表相同為“1”不同為“0”同或門=1F=AB+AB54.分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11例455.&2&3&4AMB1F=010被封鎖1控制門56.15.2.2組合邏輯電路設計任務要求最簡單的邏輯電路1、指定實際問題的邏輯含義，列出邏輯狀態表。分析步驟：2、根據狀態表，寫出邏輯式。3、用邏輯代數對邏輯式進行化簡或變換。4、根據化簡、變換后的邏輯式畫出邏輯圖。57.設計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出是F，多數贊成時是“1”，否則是“0”。2)、根據題意列出邏輯狀態表。解：1)、首先指明邏輯符號取“0”、“1”的含義例558.邏輯狀態表ACBF000010001011100110101111000011113)根據狀態表，寫出邏輯式ABCBACCBABCAF=+++4)化簡邏輯式59.ABCBACCBABCAF=+++BCA+BCA+ABCBACCBA++BCA+==ABC++CBABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC++ACAB60.5)根據邏輯表達式畫出邏輯圖&1&&ABBCF61.&&&&ABCF若用與非門實現62.設計一個二進制加法器11011001+如：A=1101,B=1001,計算A+B011010011進位信號和二進制加法運算的基本規則：（2）最低位是兩個最低位數的疊加，不需考慮進位。（3）其余各位都是三個數相加，包括加數、被加數和低位來的進位信號。（4）任何位相加都產生兩個結果：本位和、向高位的進位信號。（1）逢二進一。例663.（1）半加器半加運算不考慮從低位來的進位A---加數；B---被加數；S---本位和；C---進位。邏輯狀態表64.用與非門實現畫出邏輯圖由邏輯式知，需七個門&&&AB&111SC65.化簡后，可得S&&&&AB1C66.用異或門構成邏輯符號=1&ABSCABCS

CO（2）全加器ai---加數；bi---被加數；ci-1---低位的進位；si---本位和；ci---進位。67.aibici-1sici0000000110010100110110010101011100111111邏輯狀態表68.半加和所以：69.全加器邏輯圖邏輯符號si1aibiCi-1ciCS

CO

COaibici-1sici

CICO70.

全加器74LS183的管腳圖11474LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND雙全加器71.用一片74LS183構成兩位串行進位全加器。b1c0s1c1全加器a1b0c0-1s0c0全加器a0A1A0B1B0S1S0C1串行進位例7用兩片74LS183構成四位串行二進制加法器。72.常用組合邏輯模塊15.2.1編碼器編碼：賦予選定的一系列二進制代碼以固定的含義。

編碼器：實現編碼功能的邏輯電路數值文字符號二進制代碼編碼為了表示字符數字系統的信息73.1.二進制編碼器將一系列信號狀態編制成二進制代碼。n個二進制代碼（n位二進制數）有2n種不同的組合，可以表示2n個信號。輸入：N個信號輸出：n位二進制代碼2n

N74.用與非門組成三位二進制編碼器---八線-三線編碼器輸入：I1I8八個信號輸出：F2、F1、F0三位二進制數因為：23

=81、列出狀態表（編碼表）2、寫出邏輯表達式并進行化簡和變換3、根據化簡和變換后的邏輯式畫出邏輯圖例875.I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111編碼表76.&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八-三線編碼器77.8-3線優先編碼器當待編碼的幾個信號同時為1時，應按照事先編排好的優先順序輸出。具有此種功能的編碼器為優先編碼器。74LS148為8-3線優先編碼器78.輸出信號輸入信號74LS148引線排列圖14131211109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S（(E）74LS148輸入信號輸出信號控制端優先擴展輸出端選通端輸入輸出都是反變量有信號時，輸入為0，輸出的反變量組成反碼79.74LS148編碼器狀態表輸入輸出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXY001111111

0111111

011111

01111

0111

011

01

011111111

11101110011010110001011010100100101000011111011111000000000180.在BCD碼中，十進制數(N)D與二進制編碼(K3K2K1K0)B的關系可以表示為：(N)D=23

K3+22

K2+21

K1+20

K08421在BCD碼中，用四位二進制數表示0~9十個數碼。亦稱8421碼2.二---十進制編碼器00000001001000110110011110001001010101008421碼十進制數012345678981.將十個狀態（對應于十進制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入：I0

I9輸出：Y0

Y3列出狀態表如下：十-四線編碼器二---十進制編碼器82.編碼表0輸入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001邏輯圖略83.15.2.2譯碼器1.二進制譯碼器將輸入的一組n位二進制碼譯成2n種電路狀態。也叫n---2n線譯碼器。譯碼器的輸入：n位二進制代碼譯碼器的輸出：2n個高低電平信號編碼的逆過程，即將某二進制代碼翻譯成電路的某種狀態。譯碼84.2-4線譯碼器74LS139的內部線路輸入控制端輸出&&&&A1A01111185.74LS139的功能表“—”表示低電平有效。86.74LS139管腳圖一片139種含兩個2-4譯碼器87.（2）顯示譯碼器二-十進制編碼顯示譯碼器顯示器件在數字系統中，常常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件abcdefg88.接法：共陰極：共陽極：“1”亮，“0”不亮abcdefgabcdefg+5V“0”亮，“1”不亮各段加正向電壓導通，發光;各段加反向電壓截止，不發光各段加反向電壓導通，發光;各段加正向電壓截止，不發光89.七段顯示譯碼表abcdfg

A3A2A1A0

abcdefg

00001111110

00010110000

01000110011e（共陰極接法）

01011011011

01101011111

01111110010

00111111001

00101101101

10001111111

10011111011091234567890.顯示譯碼器：CT7449的管腳圖消隱控制端114CT7449A1A2A3A0eabcdfgUccGNDBI91.完整的功能表請參考相應的參考書。功能表（簡表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型CT7449與七段顯示器件的連接：abfcdegA3A2A1A0abfcdegCT744