《集成電路版圖設計項目教程》2024/1/15與非門/或非門電路與版圖一復合邏輯門的版圖設計二與或非門/或與非門電路與版圖三傳輸門電路與版圖四2024/1/15項目4數字單元版圖設計異或門/同或門電路與版圖五觸發器電路與版圖六標準單元版圖設計技術與準則九比較器電路與版圖七SRAM電路與版圖八項目4數字單元版圖設計2024/1/15（1）與非門電路圖右圖是一個兩輸入與非門(NAND)的電路圖，兩個NMOS晶體管是串聯關系，兩個PMOS晶體管是并聯關系。在設計版圖的時候，首先要把電路中所有連接在一起的串聯NMOS晶體管和并聯PMOS晶體管的版圖分別設計出來；然后根據電路圖的連接關系，將NMOS晶體管和PMOS晶體管的版圖進行連接，最后得到的兩輸入與非門的版圖。任務4.1與非門/或非門電路與版圖2024/1/15項目4數字單元版圖設計任務4.1與非門/或非門電路與版圖（2）或非門電路圖兩輸入或非門(NOR)的電路圖如右圖所示，觀察并比較與非門和或非門的電路結構圖可以發現，NMOS晶體管和PMOS晶體管的連接正好相反，在兩輸入或非門中，NMOS晶體管成并聯關系，PMOS晶體管成串聯關系，二者的版圖也存在著相似性。先設計兩個串聯的PMOS晶體管和兩個并聯的NMOS晶體管，然后再通過金屬線將兩部分連接起來，最后得到的或非門版圖。ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15與或非門/或與非門電路與版圖三傳輸門電路與版圖四2024/1/15項目4數字單元版圖設計異或門/同或門電路與版圖五觸發器電路與版圖六標準單元版圖設計技術與準則九比較器電路與版圖七SRAM電路與版圖八二復合邏輯門的版圖設計與非門/或非門電路與版圖一2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計（1）MOS管復聯MOS管的復聯是比串聯和并聯更復雜的聯結，包括先串后并和先并后串。圖示左是一個MOS管與或復聯電路。它的PMOS電路網絡是先串聯再并聯，只要掌握它們之間節點的相互關系，版圖就可以畫出來的。圖示右是這個的PMOS網絡與或復聯簡易版圖。2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計（1）MOS管復聯MOS管的復聯是比串聯和并聯更復雜的聯結，包括先串后并和先并后串。圖示左是一個MOS管或與復聯電路。它的PMOS電路網絡是先并聯后串聯，只要掌握它們之間節點的相互關系，版圖就可以畫出來的。圖示右是這個的PMOS網絡或與復聯簡易版圖。2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計

2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計（2）棍棒圖設計Williams提出的棍棒圖(StickDiagram)是目前表示版圖結構關系的一種較好的結構草圖形式，采用不同顏色的線或圖形表示版圖各層的信息(層次、位置和制約等)，電路的元件值用文字表示，而連接關系用連接點表示。在層次方面，可以用綠線表示有源區，紅線表示多晶硅，藍線表示金屬布線，接觸孔用符號“×”表示。建立棍棒圖的規則是：1）只重布局，不考慮線寬和間距；2）有源區和多晶硅正交構成MOS管；3）金屬線可以跨越有源區和多晶硅而不連接；4）層之間的連接用“×”，表示接觸孔；5）金屬布線M1和M2可以交叉，它們之間用通孔進行連接。棍棒圖的主要應用是解決布局問題，為完成電路圖至版圖的布局提供最方便的解決方法。在正式版圖設計之前使用棍棒圖布局版圖設計，可以節省大量的時間。2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計（2）棍棒圖設計現在集成電路版圖設計人員常用棍棒圖來畫版圖設計的草圖，也可以在上述方法的基礎上加以改進，建立符合自己條件的棍棒圖。有一種稱為“混合棍棒圖”的方法，它用矩形代表有源區(寬度不限)；實線代表金屬；虛線代表多晶硅；而接觸孔仍用符號“×”表示。版圖中的其它層次在棍棒圖沒有畫，但這并不影響棍棒圖的使用。例如阱區、P+和N+摻雜層在棍棒圖中都不畫，為了區分PMOS管和NMOS管，通常是用標注的電源線和地線來區分，靠近電源線VDD的是PMOS管，靠近地線GND的是NMOS管。或者從位置來區分，位于上面一排的為PMOS管，下面一排為NMOS管。圖示是采用混合棍棒圖畫的四輸入與或非門(AOI22)的棍棒圖。棍棒圖中沒有畫的層次，在畫版圖的時候，要根據設計規則將它們都補充進去。2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計

2024/1/15項目4數字單元版圖設計任務4.2復合邏輯門的版圖設計（2）棍棒圖設計通過合并源漏極可以使版圖面積最小，需要多晶硅柵極合理排序。確定最佳柵極排序的一種簡單方法是歐拉路徑法。歐拉路徑是指該路徑經過圖的每一條邊且僅經過一次。如果路徑起點和終點相同，則稱“歐拉回路”。具有歐拉路徑但不具有歐拉回路的圖稱“半歐拉圖”。在下拉網線圖和上拉網線圖中找一條具有相同輸入標號順序的歐拉路徑，即在兩個線圖中找一個共同的歐拉路徑。圖示上顯示了上拉下拉網絡的共同歐拉路徑，在兩種情況下，歐拉路徑都從X開始到Y結束。在兩個線圖中有相同的序列(E-D-A-B-C)，即歐拉路徑。多晶硅柵極序列可以根據這個歐拉路徑排序，簡化的棍棒圖如圖示下。優點在于具有緊湊的版圖面積，信號通道簡單。ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二傳輸門電路與版圖四2024/1/15項目4數字單元版圖設計異或門/同或門電路與版圖五觸發器電路與版圖六標準單元版圖設計技術與準則九比較器電路與版圖七SRAM電路與版圖八三與非門/或非門電路與版圖一與或非門/或與非門電路與版圖復合邏輯門的版圖設計2024/1/15項目4數字單元版圖設計任務4.3與或非門/或與非門電路與版圖（1）與或非門電路圖圖示是一個三輸入與或非門(AOI21)的電路圖。對于NMOS晶體管來說，兩個NMOS管是串聯關系，然后與一個NMOS管并聯；對于PMOS晶體管來說，兩個PMOS管是并聯關系，然后與一個PMOS管串聯。在設計版圖的時候，首先要把電路中NMOS晶體管復聯和PMOS晶體管復聯的版圖分別設計出來。然后根據電路圖的連接關系，將NMOS晶體管和PMOS晶體管的版圖進行連接，最后得到的三輸入與或非門的版圖。2024/1/15項目4數字單元版圖設計任務4.3與或非門/或與非門電路與版圖（2）或與非門電路圖圖示是一個三輸入或與非門(OAI21)的電路圖。對于NMOS晶體管來說，兩個NMOS管是并聯關系，然后與一個NMOS管串聯；對于PMOS晶體管來說，兩個PMOS管是串聯關系，然后與一個PMOS管并聯。在設計版圖的時候，首先要把電路中NMOS晶體管復聯和PMOS晶體管復聯的版圖分別設計出來。然后根據電路圖的連接關系，將NMOS晶體管和PMOS晶體管的版圖進行連接，最后得到的三輸入或與非門的版圖。ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二三2024/1/15項目4數字單元版圖設計異或門/同或門電路與版圖五觸發器電路與版圖六標準單元版圖設計技術與準則九比較器電路與版圖七SRAM電路與版圖八四與非門/或非門電路與版圖一復合邏輯門的版圖設計傳輸門電路與版圖與或非門/或與非門電路與版圖2024/1/15項目4數字單元版圖設計任務4.4傳輸門電路與版圖（1）傳輸門電路圖圖示，CMOS傳輸門由一個NMOS管和一個PMOS管并聯而成。提供給這兩個晶體管的柵電壓也設置為互補信號CLK、CLKN。這樣，CMOS傳輸門是在節點A和Z之間的雙向開關，它受信號CLK、CLKN控制。如果控制信號CLK是邏輯高電平，即等于VDD，那么兩個晶體管都導通，并在節點A和Z之間形成一個低阻電流通路。相反，如果控制信號CLK是低電平，那么兩個晶體管都截止，節點A和Z之間是開路狀態，這種狀態也稱做高阻狀態。CMOS傳輸門在邏輯電路設計中的應用通常會形成緊湊的電路結構，它構建的邏輯門電路甚至比標準組合CMOS結構所用的晶體管要少。因此，采用CMOS傳輸門構建電路，可以節省版圖面積。需要注意的是，控制信號和它的互補控制信號必須同時對TG的導通有效。2024/1/15項目4數字單元版圖設計任務4.4傳輸門電路與版圖（2）傳輸門應用利用CMOS傳輸門和CMOS反相器可以組成各種復雜的邏輯電路，例如數據選擇器、寄存器、計數器、觸發器等；傳輸門的另一個重要用途是作模擬開關，用來傳輸連續變化的模擬電壓信號。圖示為兩個CMOS傳輸門組成的二選一數據選擇器(MUX2)電路圖。該數據選擇器的工作原理為：如果輸入控制信號CLK是邏輯高電平，那么傳輸門TG2導通，其輸出Z等于輸入B。如果控制信號CLK是低電平，傳輸門TG1導通，其輸出Z等于輸入A。傳輸門的使用一般成對出現，那么兩個傳輸門版圖可以采用柵極十字交叉的方法設計，PMOS管和NMOS管的源漏合并作為公共輸出端。ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二三2024/1/15項目4數字單元版圖設計四觸發器電路與版圖六標準單元版圖設計技術與準則九比較器電路與版圖七SRAM電路與版圖八五與非門/或非門電路與版圖一復合邏輯門的版圖設計與或非門/或與非門電路與版圖異或門/同或門電路與版圖傳輸門電路與版圖2024/1/15項目4數字單元版圖設計任務4.5異或門/同或門電路與版圖

ABZ0000111011102024/1/15項目4數字單元版圖設計任務4.5異或門/同或門電路與版圖

2024/1/15項目4數字單元版圖設計任務4.5異或門/同或門電路與版圖

ABZ0010101001112024/1/15項目4數字單元版圖設計任務4.5異或門/同或門電路與版圖

ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二三2024/1/15項目4數字單元版圖設計四異或門/同或門電路與版圖五標準單元版圖設計技術與準則九比較器電路與版圖七SRAM電路與版圖八六與非門/或非門電路與版圖一復合邏輯門的版圖設計與或非門/或與非門電路與版圖傳輸門電路與版圖觸發器電路與版圖2024/1/15項目4數字單元版圖設計任務4.6觸發器電路與版圖（1）觸發器介紹時序邏輯電路的版圖設計。在這類電路中，輸出信號不僅取決于當前的輸入信號，還取決于先前的工作狀態，具有記憶功能。存儲元件是時序系統中最關鍵的組成部分。可以把存儲元件分為以下兩大類：1)鎖存器(Latch)：鎖存器是一種對脈沖電平敏感的存儲單元電路，鎖存器是利用電平控制數據的輸入，當內部存儲器設置為數據輸入時，鎖存器是透明的，此時輸入數據直接傳輸送到輸出端。2)觸發器(Flip-Flop)：數字系統中包含大量的存儲單元，在每個存儲單元電路上引入一個時鐘脈沖作為控制信號，在時鐘信號觸發時才能工作的存儲單元電路稱為觸發器。觸發器是非透明傳輸，數據值的讀取和改變與觸發器的輸出值是兩個獨立的事件。觸發器根據邏輯功能的不同特點，可分為D、T、RS、JK觸發器等幾種類型：1)最常用的存儲數據單元是D觸發器。存儲元件輸出端Q的數值是通過輸入值D的時鐘觸發來決定的。2)T觸發器，當輸入端T的數據通過時鐘觸發時，T觸發器的輸出端的值就發生反轉。3)SR觸發器，它是另一種存儲元件，通過S端來置位或通過R端來復位(S和R輸入不能同時置為1)。4)JK觸發器，它跟SR型有點類似，它的J端和K端能夠同時置為1。2024/1/15項目4數字單元版圖設計任務4.6觸發器電路與版圖（2）D觸發器電路圖由傳輸門和反相器構成的D觸發器符號圖和電路圖如圖示。D觸發器是兩級主從觸發器電路，它由兩個基本鎖存器電路級聯而成。第一級（主）觸發器由脈沖信號（CP）驅動，CP是由輸入時鐘脈沖（CK）經緩沖器后得到。第二級（從）觸發器由反相的脈沖信號（CPN）驅動。因此，主觸發器低電平敏感，而從觸發器高電平敏感。2024/1/15項目4數字單元版圖設計

任務4.6觸發器電路與版圖

DCKQQN0時鐘上升沿011時鐘上升沿10×0LastQLastQN×1LastQLastQN2024/1/15項目4數字單元版圖設計任務4.6觸發器電路與版圖（3）RS觸發器電路圖最簡單的RS觸發器電路由四個CMOS雙輸入與非門組成。RS觸發器電路符號圖及電路結構圖如圖示。此時，兩個輸入信號和CP信號均為高電平有效，即當CP=“1”，S=“1”，R=“0”時，觸發器輸出Q被置位。同理，當CP=“1”，S=“0”，R=“1”時，觸發器被復位。只要時鐘信號無效，即當CP=“0”時，觸發器就保持其狀態。RS觸發器真值表如表示。RS觸發器還可以由與或非門或其它結構構成，所需晶體管數目要少一些。對于版圖的層次化設計，使用一個與非門電路結構簡單些。SR工作狀態00保持1010置位0101復位1100無效ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二三2024/1/15項目4數字單元版圖設計四異或門/同或門電路與版圖五觸發器電路與版圖六標準單元版圖設計技術與準則九SRAM電路與版圖八七與非門/或非門電路與版圖一復合邏輯門的版圖設計與或非門/或與非門電路與版圖傳輸門電路與版圖比較器電路與版圖2024/1/15項目4數字單元版圖設計任務4.7比較器電路與版圖（1）比較器電路圖電壓比較器的電路如圖所示，采用動態鎖存結構，比較速度快，電路直流功耗低。鎖存器的輸出只有半個周期，當使能信號ENB為高電平時，比較鎖存結果，另半個周期即使能信號ENB為低電平時，輸出置位VDD。因此，用RS觸發器將比較結果穩定在一個時鐘周期內，便于信號處理，RS觸發器是由與非門實現。2024/1/15項目4數字單元版圖設計任務4.7比較器電路與版圖（2）比較器版圖電壓比較器電路，電路由邏輯門RS觸發器和非標準單元CMOS晶體管構成，在版圖設計的時候可以通過層次化設計。先設計好比較器輸入、鎖存器電路和時鐘控制版圖，可以按照標準單元版圖設計標準，設計的單元版圖高度一致，電源線和地線的寬度也保持一致。在插入以前做好的RS觸發器版圖，進行層次化設計，合理布局布線完成版圖。ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二三2024/1/15項目4數字單元版圖設計四異或門/同或門電路與版圖五觸發器電路與版圖六比較器電路與版圖七標準單元版圖設計技術與準則九八與非門/或非門電路與版圖一復合邏輯門的版圖設計與或非門/或與非門電路與版圖傳輸門電路與版圖SRAM電路與版圖2024/1/15項目4數字單元版圖設計任務4.8SRAM電路與版圖（1）SRAM電路靜態隨機存儲器（SRAM）。存儲單元可以由多種形式組成，如六管、四管、一管等，其中六管式單元是目前最典型和常用的形式。這個基本的CMOS靜態隨機存儲器位單元包含四個NMOS和兩個PMOS，其中兩個NMOS晶體管M1、M2和PMOS晶體管M0、M3構成兩個個交叉耦合的反向器，作為存儲單元。另外兩個NMOS晶體管M4、M5構成傳輸門開關，作為數據存取控制，這樣組成一個六管式SRAM單元。開關晶體管M4、M5的柵連接字線、源或漏極連接互補的位線。2024/1/15項目4數字單元版圖設計任務4.8SRAM電路與版圖（2）SRAM版圖SRAM版圖通常使用共字線式和分離字線式設計。在共用字線式結構中，兩個傳輸晶體管的柵極通過同一根多晶硅條串接在一起；而在分離字線式結構中，兩個傳輸晶體管的柵極為兩根相對獨立的多晶硅條，且均為直線段，易于工藝實現，只是在后段需使用金屬互聯層相聯在一起。本SRAM單元版圖設計使用共字線式，多晶硅字線沒有彎曲，它和存儲NMOS共用一個有源區。ThankYou!2024/1/15李亮《集成電路版圖設計項目教程》2024/1/15二三2024/1/15項目4數字單元版圖設計四異或門/同或門電路與版圖五觸發器電路與版圖六比較器電路與版圖七SRAM電路與版圖八九與非門/或非門電路與版圖一復合邏輯門的版圖設計與或非門/或與非門電路與版圖傳輸門電路與版圖標準單元版圖設計技術與準則2024/1/15項目4數字單元版圖設計任務4.9標準單元版圖設計技術與準則

標準單元庫是構建模塊的集合，標準單元庫具有通用設計技術和設計準則。（1）單元版圖設計技術標準單元特性單元庫應該符合制造工藝的要求和特征。通常，必須依據制造工藝庫中可用的布線層數來選擇標準單元的設計或結構。在一些特定情況下，單元的設計還取決于所提供的金屬層的特性。標準單元庫電路設計相關特性：每個單元的功能、電學特性都要經過測試、分析和說明。通常會先生產一塊測試芯片，然后通過芯片對每個單元的性能進行分析。通過一個完整的特征工藝步驟來生成晶體管特性仿真模型，再通過庫特性分析工具使用這些模型建立每個單元的仿真模型。為每種單元類型設計多種扇出驅動強度。而且，不同的驅動強度都是基本尺寸或最小尺寸的倍數。2024/1/15項目4數字單元版圖設計任務4.9標準單元版圖設計技術與準則（1）單元版圖設計技術標準單元基本形狀相關特性：在標準單元版圖設計期間，用預先定義的模板建立單元。模板應該包括單元的高度、阱的布局、NMOS晶體管、PMOS晶體管和一些要遵守的準則。所有單元都是矩形的。對于特定的行或芯片區域，所有單元都是等高的，每個單元寬度可變。一個庫可能包含很多種標準單元的集合。例如，不同單元可用于邏輯、數據通道和I/O接口等。對整個庫來說，電源線要有預先定義的寬度和位置。在整個單元長度范圍內，電源線的寬度總是一致的。單元接口相關特性：所有輸入、輸出端口都擁有預先定義的類型、層、位置、尺寸和接口點。單元接口設計可以共享一些連接。如，電源與晶體管源端連接可以共用。在一定的條件下，單元間可以共用襯底和阱接觸孔。沒有包含晶體管的單元，稱為填充單元。當單元上沒有更多的布線資源時，可以將填充單元添加到單元間以允許連接。2024/1/15項目4數字單元版圖設計任務4.9標準單元版圖設計技術與準則（2）單元版圖晶體管設計準則使用預先設定好的單元版圖模板來進行PMOS和NMOS晶體管的布局，應該預先規劃好單元版圖的結構，并且模板將單元版圖規劃封裝起來。圖示為單元版圖布局模板。2024/1/15項目4數字單元版圖設計任務4.9標準單元版圖設計技術與準則（2）單元版圖晶體管設計準則如果是大尺寸（寬度很大）的晶體管，使用叉指并聯結構來實現大的晶體管的版圖設計。而且多晶柵是由單端驅動的，并且是有電阻的，如果使用叉指并聯結構，可以減小柵電阻。共用電源節點以節省面積。電源共享可以節省相當大的面積，單元電路里晶體管的源極一般有部分與電源相連，可以合并源極便于節省面積，使用同一個有源區同一排接觸孔。確定源極連接和漏極連接所需接觸孔的最小數目。通常情況下，單元版圖庫會在單元內使用最小數目的接觸孔，但是對于某些高頻設計或者模擬部件而言，晶體管需充分的接觸，這時接觸孔越多越好。盡可能使用90°角的多邊形或矩形。大多數設計都采用這種方式，版圖設計過程也更易于實現。對于有版圖面積和性能嚴格約束的區域，應該限制使用45°角版圖設計，這是因為這種設計的修改和維護相對困難。對阱和襯底的連接位置進行規劃并使其標準化。一般N阱與電源（VDD）相連接，而P型襯底接地（GND）。2024/1/15項目4數字單元版圖設計任務4.9標準單元版圖設計技術與準則（2）單元版圖晶體管設計準則避免“軟連接”節點。“軟連接”節點是指通過非布線層（比如有源區層和N阱層）進行連接的節點，圖示。由于非布線層具有很高的阻抗，若因為疏忽而用這些層來進行電氣連接，會導致電路性能變差。圖示左為N阱區軟連接，顯示了晶體管通過金屬布線與VDD進行電氣連接，而與同一阱區內另一個VDD沒有連接。圖示右為有源區軟連接，由于沒有用金屬布線完成晶體管漏區的連接，其中一個單獨的接觸孔無法起作用，因此在等效的版圖中將不存在這個接觸孔，其性能可能會受到損害。2024/1/15項目4數字單元版圖設計任務4.9標準單元版圖設計技術與準則（3）單元版圖通用設計準則對于復雜的邏輯電路進行版圖設計，也應該遵循一些通用準則。1）電源線版圖設計準則在開始進行任何一個單元版圖設計之前，必須先確定電源線。電源線版圖設計的一些準則如下：確定電源線線寬。先需要確定電源線是僅僅給單元內部供電，還是需要為其它單元供電而作為芯片電源網格中的一部分，這個可以根據版圖規劃確定下來。然后利用不同分層的電阻率來確定合適的線寬。使用最底層金屬作為晶體管級單元