南昌大學實驗報告學生姓名：學號：專業班級：中興101班實驗類型：□驗證□綜合■設計□創新實驗日期：2023、11、16成績：實驗四序列信號發生器與檢測器設計一、實驗目的1、學習VHDL文本輸入法2、學習有限狀態機的設計3、利用狀態機實現串行序列的輸出與序列的檢測4、繼續學習優化設計二．實驗內容與要求2．用有限狀態機設計序列檢測器，實現串行序列11010的檢測器3.假設檢測到符合要求的序列，那么輸出顯示位為“1〞，否那么為“0〞4.對檢測到的次數計數5.整個工程采用頂層文件+底層模塊的原理圖或文本的設計思路三、實驗儀器PC機、QuartusII軟件、EDA實驗箱四、實驗思路設計序列發生器根本思想為一個信號CQ1計數，給另一個信號CO〔代表序列的每一位〕賦值的方法：先設定端口CQ1用于產生序列時計數，因為序列共16位，因此端口CQ1為標準邏輯矢量，位寬為4，設另一個端口M代表序列的每一位，CQ1每計一個數，就給M賦一個值，這樣產生一個16位的序列。由于端口不能參與相關運算，因此在結構體中我分別定義了信號CQ1(標準邏輯矢量，位寬4)，信號Q與相應的端口CQ1CO對應，在進程中參與相應的運算，在程序的最后再用端口接收信號：CO<=Q;在進程中我采用case–when語句，如當CQ1為“0000〞的時候，給另一信號Q賦‘0’，當CQ1為“0001〞時，為Q賦‘1’以此類推，且讓CQ1產生循環，即可源源不斷的產生所需序列了，如下表CQ100000001001000110100010101100111Q01110100CQ110001001101010111100110111101111Q11011010序列檢測器序列檢測器設計的關鍵在于正確碼的收到必須是連續的，這就要求檢測器必須記住前一次的正確碼及序列，直到在連續的檢測中收到的每一位碼都與實驗要求相同。在此，必須利用狀態轉移圖。電路需要分別不間斷記憶：初始狀態、1、11、110、1101、11010共六種狀態，狀態轉移如圖：11010S0S1S2S3S4S500111假設檢測到“11010〞序列，那么輸出信號N為1，定義VARIABLEX:STD_LOGIC_VECTOR(3DOWNTO0)進行計數，最后把變量X賦給輸出SS，在數碼管上顯示檢測到序列“11010〞的次數。3.時鐘脈沖的選擇數碼管顯示的掃描時鐘需要很快的速度，因此采用1KHz頻率的時鐘；而序列發生器，為了能夠人眼識別亮滅，那么我選擇采用2000分頻之后得到的0.5Hz頻率五．原理圖輸入法設計〔程序來源：根本上獨立完成〕1.建立文件夾建立自己的文件夾〔目錄〕，如c:\myeda，進入Windows操作系統QuartusII不能識別中文，2.原理圖設計輸入翻開QuartusII，選菜單File→New，選擇“DeviceDesignFile->BlockDiagram->SchematicFile〞項。點擊“OK〞,在主界面中將翻開“BlockEditor〞窗口。分頻器模塊：〔實體名為DIV〕本設計使用的FPGA開發板中使用的芯片是CycloneIIEP2C35F672C8，使用的是10kHz的時鐘脈沖輸入，根據電路的具體設計需要，對其進行分頻設計。如圖1所示為系統的分頻模塊，其中模塊Clockout管腳輸出為0.5hz的時鐘脈沖，得出序列發生器和序列檢測器模塊正常工作的時鐘信號，在Clockin管腳輸出為一個1khz的時鐘脈沖，作用與動態掃描模塊的正常工作。輸入管腳：Clockin為1khz脈沖輸入；輸出管腳：Clockout為0.5hz脈沖輸出；圖1--時間：2023年11月10號--版本：7.2--功能:分頻器〔2000分頻〕分頻模塊DIV源代碼div.vhd如下：-------分頻程序，從1KHZ中得到0.5HZ的計數頻率，2000分頻----------LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;--這3個程序包足發應付大局部的VHDL程序設計USEIEEE.STD_LOGIC_Arith.ALL;USEIEEE.STD_LOGIC_Unsigned.ALL;ENTITYDIVISGENERIC(N:Integer:=20000);--此處定義了一個默認值N＝10000，即電路為10000分頻電路;Port(Clockin:INSTD_LOGIC;ClockOut:OUTSTD_LOGIC);END;ARCHITECTUREDeviderOFDIVISSIGNALCounter:IntegerRANGE0TON-1;SIGNALTemp1:STD_LOGIC; --信號的聲明在結構體內，進程外部BEGIN PROCESS(Clockin)BEGINIFRISING_EDGE(Clockin)THEN IFCounter=N-1THEN counter<=0; Temp1<=NotTemp1; ELSE Counter<=Counter+1; IFCounter=(N/2-1)THEN Temp1<=NOTTemp1; ENDIF;ENDIF;ENDIF;ENDPROCESS;ClockOut<=Temp1;END;序列發生器模塊：〔實體名為C_OUT〕序列發生器模塊如圖2所示，其中：輸入管腳:CLK為0.5hz的時鐘脈沖；RST為復位信號；輸出管腳：CO序列發生器設計時用于計數，實現模16計數，以產生16位的序列圖2--時間：2023年11月10號--版本：7.2--功能:產生一個十六位的指定序列-----------------C_OUT------------------------------------------------------------------LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;--為了重載ENTITYC_OUTISPORT(CLK,RST:INSTD_LOGIC;--定義時鐘和復位信號CO:OUTSTD_LOGIC);--序列發生器設計時用于計數，實現模16計數，以產生16位的序列ENDC_OUT;----------------------------------------------------------------------------------------ARCHITECTUREbehavOFC_OUTISSIGNALCQ1:STD_LOGIC_VECTOR(3DOWNTO0);--定義信號進行計數.實現模16計數，對應依次產生序列的位0到位15;SIGNALQ:STD_LOGIC;BEGINPROCESS(CLK,RST,Q)BEGINIFRST='1'THENCQ1<="0000";Q<='0';--如果復位，那么計數器清0，M也清0ELSIFCLK'EVENTANDCLK='1'THENCQ1<=CQ1+1;--時鐘上升沿到來，Q開始計數，產生序列CASECQ1ISWHEN"0000"=>Q<='0';WHEN"0001"=>Q<='1';WHEN"0010"=>Q<='1';WHEN"0011"=>Q<='1';WHEN"0100"=>Q<='0';WHEN"0101"=>Q<='1';WHEN"0110"=>Q<='0';WHEN"0111"=>Q<='0';WHEN"1000"=>Q<='1';WHEN"1001"=>Q<='1';WHEN"1010"=>Q<='0';WHEN"1011"=>Q<='1';WHEN"1100"=>Q<='1';WHEN"1101"=>Q<='0';WHEN"1110"=>Q<='1';WHEN"1111"=>Q<='0';ENDCASE;ENDIF;ENDPROCESS;--序列發生器到此結束CO<=Q;ENDbehav;〔3〕序列檢測模塊：〔實體名為SCHK〕序列檢測模塊如圖3所示，其中：輸入管腳:CLK為0.5hz的時鐘脈沖；EN為使能端，為1才正常工作；M為顯示當前產生的位；輸出管腳：N為顯示滿足序列要求時，產生‘1’，即為標志位。圖3--時間：2023年11月10號--版本：7.2--功能:檢測指定的序列----------SCHK------------------------------------------------------------------------------LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;--為了重載ENTITYSCHKISPORT(CLK,EN,M:INSTD_LOGIC;--EN為使能端，為1才正常工作；M為顯示當前產生的位N:OUTSTD_LOGIC);-N為顯示滿足序列要求時，產生‘1’，即為標志位ENDSCHK;----------------------------------------------------------------------------------------ARCHITECTUREbehavOFSCHKISTYPESTATEIS(S0,S1,S2,S3,S4,S5);---狀態機的定義，5個狀態SIGNALS:STATE;SIGNALA1,A2,A3,A4,A5:STD_LOGIC;--SIGNALQ:INTEGERRANGE0TO5;--SIGNALD:STD_LOGIC_VECTOR(4DOWNTO0);SIGNALN1:STD_LOGIC;BEGINPROCESS(CLK,S,N1,EN)---序列檢測器進程BEGINIFEN='0'THENS<=S0;N1<='0';A5<='0';A4<='0';A3<='0';A2<='0';A1<='0';ELSIFCLK'EVENTANDCLK='0'THENN1<='0';CASESISWHENS0=>ifM='1'thenS<=S1;elseS<=S0;endif;WHENS1=>ifM='1'thenS<=S2;elseS<=S0;endif;WHENS2=>ifM='0'thenS<=S3;elseS<=S2;endif;WHENS3=>ifM='1'thenS<=S4;elseS<=S0;endif;WHENS4=>ifM='0'thenS<=S5;----生成一個11010序列N1<='1';elseS<=S2;endif;--11011010里有一個，同時計數WHENothers=>S<=S0;ENDCASE;A5<=A4;---移位輸出顯示在led上以便觀看A4<=A3;A3<=A2;A2<=A1;A1<=M;--將最近生產的序列賦給最前端的A1位endif;N<=N1;--顯示檢測到11010，檢測到時它為高電平，它所對應二極管亮，否那么二極管滅ENDPROCESS;ENDbehav;〔4〕16進制計數模塊〔實體名：COUNT〕16進制計數模塊如圖4所示，其中：輸入管腳:CLK為檢測到一個序列產生一個脈沖；RST為計數復位信號；EN為使能端；輸出管腳：Q[3..0]為計數的個位；COUNT計數到達15時，產生標志信號圖4--時間：2023年11月10號--版本：7.2--功能:16進制計數模塊-------------COUNT-----------------------------------------------LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNTISPORT(CLK,RST,EN:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);COUT:OUTSTD_LOGIC);ENDENTITYCOUNT;----------------------------------------------------------------------------------------ARCHITECTUREONEOFCOUNTISBEGINPROCESS(CLK,EN,RST)VARIABLECQI:STD_LOGIC_VECTOR(3DOWNTO0);BEGINIFRST='1'THENCQI:=(OTHERS=>'0');ELSIFCLK'EVENTANDCLK='1'THENIFEN='1'THENIFCQI<15THENCQI:=CQI+1;ELSECQI:="0000";ENDIF;ENDIF;ENDIF;IFCQI=15THENCOUT<='1';ELSECOUT<='0';ENDIF;Q<=CQI;ENDPROCESSCOUNT;ENDARCHITECTUREONE;〔5〕數碼管顯示模塊〔實體名：scan_led〕數碼管顯示模塊如圖5所示，其中：輸入管腳:CLK為1khz的時鐘脈沖；data1[3..0]為要顯示的數的個位；data2[3..0]為要顯示的數的十位；輸出管腳：scan數碼管顯示碼choose數碼管位選信號圖5--時間：2023年11月10號--版本：7.2--功能:將計數結果在數碼管顯示---------------scan_led---------------------------------LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYscan_ledISPORT(clk:INSTD_LOGIC;data1,data2:INSTD_LOGIC_VECTOR(3DOWNTO0);scan:OUTSTD_LOGIC_VECTOR(6DOWNTO0);--scan數碼管顯示碼choose:OUTSTD_LOGIC_VECTOR(2DOWNTO0));--choose數碼管位選信號ENDENTITY;ARCHITECTUREoneOFscan_ledISSIGNALcout8:STD_LOGIC_VECTOR(2DOWNTO0);SIGNALA:STD_LOGIC_VECTOR(3DOWNTO0);BEGINP1:PROCESS(cout8)—片選BEGINCASEcout8ISWHEN"000"=>choose<="000";A<=data1;WHEN"001"=>choose<="001";A<=data2;WHEN"010"=>choose<="010";A<="0000";WHEN"011"=>choose<="011";A<="0000";WHEN"100"=>choose<="100";A<="0000";WHEN"101"=>choose<="101";A<="0000";WHEN"110"=>choose<="110";A<="0000";WHEN"111"=>choose<="111";A<="0000";WHENOTHERS=>NULL;ENDCASE;ENDPROCESSP1;P2:PROCESS(clk)BEGINIFclk'EVENTANDclk='1'THENcout8<=cout8+1;ENDIF;ENDPROCESSP2;P3:PROCESS(A)—譯碼BEGINCASEAIS WHEN"0000"=>scan<="0111111";--0 WHEN"0001"=>scan<="0000110";--1 WHEN"0010"=>scan<="1011011";--2 WHEN"0011"=>scan<="1001111";--3 WHEN"0100"=>scan<="1100110";--4 WHEN"0101"=>scan<="1101101";--5 WHEN"0110"=>scan<="1111101";--6 WHEN"0111"=>scan<="0000111";--7 WHEN"1000"=>scan<="1111111";--8 WHEN"1001"=>scan<="1101111";--9WHEN"1010"=>scan<="1110111";--A WHEN"1011"=>scan<="1111100";--B WHEN"1100"=>scan<="0111001";--C WHEN"1101"=>scan<="1011110";--D WHEN"1110"=>scan<="1111001";--E WHEN"1111"=>scan<="1110001";--F WHENOTHERS=>NULL; ENDCASE;ENDPROCESSP3;END;2.包裝元件入庫。編譯通過后，單擊File→CreateDefaultSymbol,當前文件變成了一個包裝好的自己的單一元件，并被放置在工程路徑指定的目錄中以備后用。3.保存各個模塊的原理圖單擊File→Saveas…按扭,出現對話框,選擇自己的目錄〔如c:\myeda〕，適宜名稱保存剛剛輸入的原理圖，原理圖的擴展名為.bdf。4．設置工程文件〔Project〕以EXP4為工程名命名5.選擇目標器件6.放置元件7.添加連線將以上各器件連接成實驗原理圖如下：圖6原理圖設計8.編譯〔Compiler〕單擊→QuartusIICompiler，跳出Compiler窗口，此編譯器的功能包括網表文件的提取、設計文件的排錯、邏輯綜合、邏輯分配、適配〔結構綜合〕、時序仿真文件提取和編程下載文件裝配等。單擊Start，開始編譯！如果發現有錯，排除錯誤后再次編譯。7.仿真，測試工程的正確性〔僅對計數模塊進行仿真測試〕1〕建立新的波形鼓勵文件2〕在波形編輯器窗口添加節點3〕通過Edit->EndTime來設定仿真結束時間為1ms4〕在CLOCK窗口中設置clk的時鐘周期為10ns時間設置如下：5〕點擊save保存，輸入波形如下：6)通過Tools下的SimulatorTools項進行仿真，然后觀察輸出波形。仿真波形以及分析如下：初步檢驗：對上述問題進行調整當使能端EN=1，RST=0時產生序列“〞當使能端EN=1，RST=0時產生序列“〞對檢測器進行考察：當產生一個“11010〞時，N增1,當產生一個“11010〞時，N增1,當RST=0時，序列輸出端CO=0，不產生序列，且計數器保持原始計數當RST=0時，序列輸出端CO=0，不產生序列，且計數器保持原始計數對序列發生器清零端進行考察：對計數器的考察：當計數到達15時，count=1，且從零開始計數當計數到達15時，count=1，且從零開始計數對計數清零端進行考察：當RST1=1時，脈沖仍然正常產生，但是計數清零，為0時，重新計數當RST1=1時，脈沖仍然正常產生，但是計數清零，為0時，重新計數對狀態圖的考察由上可知，仿真結果與要求一致！六、引腳鎖定和編程下載1.Assignments-.>device->引腳鎖定，參照下載實驗板1K100的引腳號說明書，選擇適當的引腳2.引腳鎖定后，保存，必須重新進行一次全程編譯，編譯通過后才能編程下載。3、編程下載，用下載線將計算機并口和試驗箱上的JTAG口接起來，接通電源。選擇Tools—>Programmer菜單，翻開programmer窗口。在mode中選中JTAG，將Program/Configure下的笑方框選中4在開始編程之前，必須正確設置編程硬件。點擊“HardwareSetup〞按鈕，翻開硬件設置口。點擊“AddHardware〞翻開硬件添加窗口，在“Hardwaretype〞下拉框中選擇“ByteBlasterMVorByte