數字電子技術第六章 可編程邏輯器件_第1頁
數字電子技術第六章 可編程邏輯器件_第2頁
數字電子技術第六章 可編程邏輯器件_第3頁
數字電子技術第六章 可編程邏輯器件_第4頁
數字電子技術第六章 可編程邏輯器件_第5頁
已閱讀5頁，還剩6頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

數字電子基礎

第六章可編程邏輯器件6可編程邏輯器件

可編程邏輯器件是一種通用器件，其邏輯功能是由用戶通過對器件的編程來設定的。它具有集成度高、結構靈活、處理速度快、可靠性高等優點。6.1可編程邏輯器件概述

可編程邏輯器件(PLD)是用來實現定制邏輯功能的、用戶可自由配置的數字集成電路(ICs)?？删幊踢壿嬈骷梢岳闷鋬炔窟壿嫿Y構實現任何的布爾表達式或者寄存器功能。相反，象TTL器件等現有的邏輯集成電路（Ics）只能提供特定的邏輯功能，不能通過修改來滿足具體電路的設計要求?，F在，PLD制造商已經能夠供應集成度和性能比分離元件高，而單位功能成本低于分離元件的可編程器件。

可編程邏輯器件已經成為比分離元件以及類似專用集成電路（ASICs

）的全定制或者半定制器件更受歡迎的產品。1、基于乘積項的結構模塊2、基于查找表的結構模塊

6.2構成可編程邏輯的兩種主要方法：6.3基于乘積項的結構模塊可編程的“與”陣列，固定的“或”陣列用于邏輯綜合及取“反”的“異或“門容量受乘積項數量的限制輸入引線多結構原理與特點：小規模可編程邏輯器件

早期的PLD:1、PAL（ProgrammableArrayLogic）右圖邏輯：O2=!I2&!I1&I0#I2&I0#I1&!I0O1=I2&!I1&!I0#I1&!I0O0=!I1&!I0#I2&!I1&!I0PAL結構邏輯功能可變化的硬件結構。2、GAL：

GeneralArrayLogicDevice最多有8個或項，每個或項最多有32個與項3、EPLDErasableProgrammableLogicDevicePAL是由一個可編程的“與”平面和一個固定的“或”平面構成的,或門的輸出可以通過觸發器有選擇地被設置為寄存狀態。乘積項邏輯邏輯宏單元輸入/輸出口輸入口GAL結構時鐘信號輸入三態控制可編程與陣列固定或陣列一個N輸入查找表(LUT，LookUpTable)可以實現N個輸入變量的任何邏輯功能，如

N輸入“與”、

N輸入“異或”等。輸入多于N個的函數、方程必須分開用幾個查找表（LUT）實現輸出查黑找盒表子輸入1輸入2輸入3輸入46.4基于查找表的結構模塊

0000010100000101輸入A輸入B輸入C輸入D查找表輸出16x1RAM查找表原理多路選擇器6.5FPGA和CPLDFPGA-FieldProgrammableGateArrayCPLD-

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論