2022年江蘇科技大學計算機科學與技術專業《計算機組成原理》科目期末試卷B（有答案）一、選擇題1、某計算機使用4體交叉編址存儲器，假定在存儲器總線上出現的主存地址（十進制）序列為8005，8006，8007，8008，8001，8002，8003，8004，8000，則可能發生訪存沖突的地址對是（）。A.8004和8008B.8002和8007C.8001和8008D.8000和80042、主存按字節編址，地址從0A4000H到0CBFFFH，共有（）字節；若用存儲容量為32K×8位的存儲芯片構成該主存，至少需要（）片。A.80K，2B.96K，2C.160K，5C.192K，53、某機器字長為8位，采用原碼表示法（其中一位為符號位），則機器數所能表示的范圍是（）。A.-127~+127B.-127~+128C.-128~+127D.-128~+1284、串行運算器結構簡單，其運算規律是（）。A.由低位到高位先行進行進位運算B.由低位到高位先行進行借位運算C.由低位到高位逐位運算D.由高位到低位逐位運算5、假設編譯器規定int和shot類型長度分別為32位和16位，若有下列C語言語句：unsignedshortx=65530；unsignedinty=x；得到y的機器數為（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH6、在集中式總線控制中，響應時間最快的是（）。A.鏈式查詢B.計數器定時查詢C.獨立請求D.分組鏈式查詢7、下列關于同步總線的說法中，正確的有（）。I.同步總線一般按最慢的部件來設置公共時鐘II.同步總線一般不能很長III.同步總線一般采用應答方式進行通信IV.通常，CPU內部總線、處理器總線等采用同步總線A.I，IIB.I，II，IVC.III，IVD.II，III，IV8、馮·諾依曼型計算機的設計思想主要有（）。1.存儲程序Ⅱ.二進制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、CPU中的譯碼器要用（）。A.地址譯碼人B.指令譯碼C.數據譯碼1D.控制信號譯碼10、CRT的分辨率為1024×512像素，像素的顏色數為256，則刷新存儲器的容量為（）A.256MBB.IMBC.512KBD.2MB11、下列選項中，（）不是發生中斷請求的條件。A.一條指令執行結束B.一次I/O操作結束C.機器內部發生故障D.一次DMA操作結束12、下列說法中，正確的是（）。A.加法指令的執行周期一定要訪存B.加法指令的執行周期一定不要訪存C.指令的地址碼給出存儲器地址的加法指令，在執行周期一定要訪存D.指令的地址碼給出存儲器地址的加法指令，在執行周期一定不需要訪存13、下列部件中不屬于執行部件的是（）。A.控制器B.存儲器C.運算器D.外部設備14、在通用計算機指令系統的二地址指令中，操作數的物理位置可安排在（）。I.一個主存單元和緩沖存儲器Ⅱ.兩個數據寄存器IⅡ.一個主存單元和一個數據寄存器IV.一個數據寄存器和一個控制存儲器V.一個主存單元和一個外存單元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V15、設指令由取指、分析、執行3個子部件完成，每個子部件的工作周期均為At，采用常規標量流水線處理器。若連續執行l0條指令，則需要的時間為（）。A.8?tB.10?tC.12?tD.14?t二、填空題16、由于存儲器芯片的容量有限，所以往往需要在______和______兩方面進行擴充才能滿足實際需求。17、存儲________并按________順序執行，這是馮諾依曼型計算機的工作原理。18、多媒體CPU是帶有________技術的處理器。它是一種________技術，特別適合于圖像數據處理。19、多媒體CPU是帶有_______技術的處理器，它是一種多媒體擴展結構技術，特別適合于_______處理。20、主存儲器容量通常以MB表示，其中M=______，B=______硬盤容量通常以GB表示，其中G=______.21、從操作數的物理位置來說，可將指令歸結為三種類型：存儲器-存儲器型，_______22、總線同步定時協議中，事件出現在總線的時刻由________信號確定，總線周期的長度是________的。23、計算機的_______是計算機_______結構的重要組成部分，也是計算機不同于一般電子設備的本質所在。24、并行I/O接口_______和串行I/O接口_______是兩個目前最具權威性和發展前景的標準接25、PCI總線是當前流行的總線。它是一個高_________且與_________無關的標準總線。三、名詞解釋題26、應用軟件：27、指令模擬：28、LCD：29、訪問周期時間：四、簡答題30、什么是指令字長、機器字長和存儲字長？31、在CPU中，哪些寄存器屬于控制用的指令部件？它們各起什么作用？32、何謂分布式仲裁方式？33、DMA方式有什么特點？什么樣的I/0設備與主機交換信息時采用DMA方式，舉例說明。五、計算題34、某計算機的CPU主頻為500MHz，所連接的某外設的最大數據傳輸率為20KB/s，該外設接口中有一個16位的數據緩存器，相應的中斷服務程序的執行時間為500個時鐘周期。請回答下列問題：1）是否可用中斷方式進行該外設的輸入輸出？若能，在該設備持續工作期間，CPU用于該設備進行輸入/輸出的時間占整個CPU時間的百分比大約為多少？2）若該外設的最大數據傳輸率是2MB/s，則可否用中斷方式進行輸入輸出？35、某計算機采用5級指令流水線，如果每級執行時間是2ns，求理想情況下該流水線的加速比和吞吐率。36、假設一個32位的處理器配有16位的外部數據總線，時鐘頻率為50MHz，若總線傳輸的最短周期為4個時鐘周期，試問處理器的最大數據傳輸率是多少？若想提高一倍數據傳輸率，可采用什么措施？六、綜合題37、采用微程序控制器的某計算機在微程序級采用兩級流水線，即取第i+1條微指令與執行第i條微指令同時進行。假設微指令的執行時間需要40ns，試問：1）若控制存儲器選用讀出時間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執行時序圖。2）若控制存儲器選用讀出時間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執行時序圖。38、用16K×16位的SRAM芯片構成64K×32位的存儲器。要求畫出該存儲器的組成邏輯框圖。39、設某機器共能完成120種操作，CPU共有8個通用寄存器，且寄存器都為12位。主存容量為16K字（機器采用按字尋址），采用寄存器-存儲器型指令。1）欲使指令可直接訪問主存的任意地址，指令字長應取多少位？2）若在上述設計的指令字中設置一尋址特征位X，且X=0表示某個寄存器作為基址寄存器，試畫出指令格式。試問采用基址尋址可否訪問主存的任意單元？為什么？如不能，提出一種方案，使得指令可訪問主存的任意位置。3）若存儲字長等于指令字長，且主存容量擴大到64K字，在不改變硬件結構的前提下，可采用什么方法使得指令可訪問存儲器的任意位置。

參考答案一、選擇題1、D2、C3、A4、C5、B6、C7、B8、D9、B10、C11、A12、C13、A14、B15、C二、填空題16、存取時間存儲周期存儲器帶寬17、程序地址18、MMX多媒體擴展結構19、MMX圖像數據20、2208位（1個字節）23021、寄存器一寄存器型寄存器一存儲器型22、總線時鐘固定23、軟件系統24、SCSIIEEE139425、帶寬處理器三、名詞解釋題26、應用軟件：完成應用功能的軟件，專門為解決某個應用領域中的具體任務而編寫。27、指令模擬：在一種計算機上用軟件來解釋執行另一種計算機的指令。28、LCD：液晶顯示器。29、訪問周期時間：從一次訪問存儲的操作到操作完成后可啟動下一次操作的時間。四、簡答題30、答：機器字長：CPU一次能處理數據的位數，通常與CPU的寄存器位數有關。31、答：（1）程序計數器PC，提供取指地址，從而控制程序執行順序。（2）指令寄存器IR，存放現行指令，作為產生各種微操作命令的基本邏輯依據。（3）程序狀態寄存器PS，記錄程序運行結果的某些特征標志，或用來設置程序運行方式與優先級。參與形成某些微操作命令。32、答：分布式仲裁是以優先級仲裁策略為基礎的仲裁方式。它不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當它們有總線請求時，把它們唯一的仲裁號發送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應，并撤銷它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上33、答：由于主存和DMA接口之間有一條數據通路，因此主存和設備交換信息時，不通過CPU，也不需用CPU暫停現行程序為設備服務，省去了保護現場和恢復現場，因此工作效率比程序中斷方式的效率高。適合于高速I/0或輔存與主存之間的信息交換。因為高速1/0設備若每次申請與主機交換信息時，都要等待CPU作出中斷響應后再進行，很可能因此使數據丟失。五、計算題34、解析：1）因為該外設接口中有一個16位數據緩存器，所以，若用中斷方式進行輸入/輸出，可以每16位進行一次中斷請求，因此，中斷請求的時間間隔為2B/20KB/s=100μs.對應的中斷服務程序的執行時間為：（1/500MHz）×500=1μs。因為中斷響應過程就是執行條隱指令的過程，所用時間相對于中斷處理時間（執行中斷服務程序的時間）而言，幾乎可以忽略不計，因而整個中斷響應并處理的時間大約為1μs多一點，遠遠小于中斷請求的間隔時間。因此，可以用中斷方式進行該外設的輸入輸出。若用中斷方式進行該設備的輸入/輸出，則該設備持續上作期間，CPU用于該設備進行輸入/輸出的時間占整個CPU時間的百分比大約為1/100=1%。2）若外設的最大傳輸率為2MB/s，則中斷請求的時間間隔為106×2B/2MB=1μs。而整個中斷響應并處理的時間大約為1μs多一點，中斷請求的間隔時間小于中斷響應和處理時間，即中斷處理還未結束就會有該外設新的中斷到來，因此不可以用中斷方式進行該外設的輸入輸出35、44.解析：流水線的加速比指采用流水線技術時指令的執行速度與等效的不采用流水線技術的指令執行速度之比，理想情況加速比等于流水線的級數。吞吐率指每秒鐘能處理的指令數量。本題中計算機采用5級指令流水線，所以理想情況下加速比等于5。現在每完成一條指令的時間是2ns，則最大吞吐率等于1/2ns=5×108。36、解析：根據時鐘頻率可計算出總線傳輸的最短傳輸周期為T=4/（50MHz）=80×10-9s對于總線寬度為16位的總線，最大數據傳輸率為16bit/T=2B/（80×10-9s）=25MB/s若想提高一倍數據傳輸率，可采用兩種方式：1）將總線寬度擴大為32bit，CPU時鐘頻率仍為50MHz，則數據傳輸率為32bit/T-4B/（80×10-9s）=50MB/s2）將時鐘頻率擴大為100MHz，總線寬度仍為16bit，根據時鐘頻率可計算出總線傳輸的最短傳輸周期為T=4/（100MHz）=40×10-9s此時最大數據傳輸率為16bit/T=2B/（40×10-9s）=50MB/s六、綜合題37、解析：在執行本條微指令的同時，預取下一條微指令。因為這兩個操作是在兩個完全不同的部件中執行的，所以這種重疊是完全可行的。取微指令的時間與執行微指令的時間哪個長，就以它作為微周期1）若控制存儲器選用讀出時間為30ns的ROM，微指令執行時序圖如圖a所示。因為取第i+1條微指令與執行第i條微指令同時進行，所以取微指令的讀出時間為30ns，而微指令的執行時間需要40ns。這種情況下微周期取最長的時間，即40ns。2）若控制存儲器選用讀出時間為50ns的ROM，微指令執行時序圖如圖b所示。這種情況下微周期需取50ns。38、解析：所需芯片總數（64K×32）/（16K×16）=8片，因此存儲器可分為4個模塊（圖中用橢圓標示出來了），每個模塊16K×32位，各模塊通過A15、A14進行2-4譯碼39、解析：1）首先，操作碼可以確定為7位；8個通用寄存器需要3位來表示；訪問16K字的主存也需要14位，故指令字長需要7+3+14=24位，指令格式如下：2）由于增加了一位尋址特征位，且基址寄存器使用了通用寄存器，因此除了加一位尋址方式X，還得