差分信號與單端信號概述差分信號和普通的單端信號走線相比，最明顯的優勢體現在下列三個方面：a.抗干擾能力強，由于兩根差分走線之間的耦合較好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接受端關心的只是兩信號的差值，因另外界的共模噪聲能夠被完全抵消。b.能有效克制EMI(電磁干擾)，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場能夠互相抵消，耦合的越緊密，泄放到外界的電磁能量越少。c.時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能減少時序上的誤差，同時也更適合于低幅度信號的電路。現在流行的LVDS（lowvoltagedifferentialsignaling）就是指這種小振幅差分信號技術。1、共模電壓和差模電壓我們需要的是整個故意義的“輸入信號”，要把兩個輸入端看作“整體”。就像初中時平面坐標需要用x,y兩個數表達，而到了高中或大學就只要用一種“數”v，但這個v是由x,y兩個數構成的“向量”……而共模、差模正是“輸入信號”整體的屬性，差分輸入能夠表達為vi=(vi+,vi-)也能夠表達為vi=(vic,vid)。c表達共模，d表達差模。兩種描述是完全等價的。只但是換了一種認識角度，就像幾何學里的坐標變換，同一種點在不同坐標系中的坐標值不同，但始終是同一種點。運放的共模輸入范疇：器件（運放、儀放……）保持正常放大功效（保持一定共模克制比CMRR）條件下允許的共模信號的范疇。顯然，不存在“某一端”上的共模電壓的問題。但“某一端”也同樣存在輸入電壓范疇問題。并且這個范疇等于共模輸入電壓范疇。道理很簡樸：運放正常工作時兩輸入端是虛短的，單端輸入電壓范疇與共模輸入電壓范疇幾乎是一回事。對其它放大器，共模輸入電壓跟單端輸入電壓范疇就有區別了。例如對于儀放，差分輸入不是0，實際工作時的共模輸入電壓范疇就要不大于單端輸入電壓范疇了。能夠通俗的理解為：兩只船靜止在水面上，分別站著兩個人，A和B。A和B互相拉著手。當船上下波動時，A才干感覺到B變化的拉力。這兩個船之間的高度差就是差模信號。當水位上升或者下降時，A并不能感覺到這個拉力。這兩個船離水底的絕對高度就是共模信號。于是，我們說A和B只對差模信號響應，而對共模信號不響應。固然，也有一定的共模范疇了，太低會沉到水底，這樣船都無法再波動了。太高，會使會水溢出而形成水流造成船沒法在水面上停留。理論上，A和B應當只是對差模有響應。但事實上，由于船上下顛簸，A和B都暈了，明明只有共模，卻產生了幻覺：似乎對方相對自己在動。這就闡明，A和B內力較弱，共模克制比不行啊。說笑了啊，但是大致也就是這個意思。固然,差模電壓也不能夠太大，否則會造成把A和B拉開。重要是這句“共模是兩輸入端的算術平均值,差模是直接的同相端與反相端的差值”。共模電壓應當是從源端看進來時，加到放大電路輸入端的共同值，差模則是加到放大電路兩個輸入端的差值。共模電壓有直流的，也有交流的。直流的稱為直流共模克制（比），交流的稱為交流共模克制（比），統稱共模克制（比）。普通的放大器特別是儀表放大器，有較好的直流共模克制，但對交流共模克制，頻率一高往往就不行了----急劇下降，即頻率響應不行。普通的信號都有源阻抗，此阻抗能夠不同程度破壞電路的對稱性，因此，用差分放大器時要小心它引發的誤差。參考有關數據數冊。不僅僅是在運放電路中。只要是電信號傳輸，都能夠分為共模和差模差模是兩根信號線之間的。共模是信號對地的因此只要有信號傳輸就有共模干擾。精確說是：一根線共模和差模疊加在一起，無法分辨，只有雙線傳輸才干分辨共模和差模。先看共模和差模的由來，也就是這種分辨的價值1.傳導干擾下：假設系統的公共參考點（“地”）受干擾，電位發生了波動。其實電位這個概念嚴格說只有相對意義，一種孤立點不存在什么“電位”，因此波動一定要相對另一種參考點的，例如：大地，或與你的板子或整機相連的那個設備的參考點。這時，兩個設備間的兩根信號線上的干擾是近似相似的。2.空間耦合干擾下：電磁波含有一定的空間持續性，在很小的空間內，能夠認為電磁波是均勻的，如果兩根線靠得很近，兩根線所受干擾也是近似相似的。按普通說法，任意一根信號線相對地線所受干擾，就是共模干擾。但只有雙線傳輸時，共模和差模的分辨才有價值。并且，一根線能夠有“共模”，但沒有差模。

固然，概念也是人為定的。要么按公認說法（事實原則），要么按權威定義，例如，IEEE原則。下面我們再來舉個例子來看看：差分運放一端加3v一端2v相稱于一端加vd=0.5vc=2.5；一端加:vd=-0.5vc=2.5。任何一種信號,都是共模與差模的復合，但是是什么決定了哪些是共模哪些是差模,就是看參考的信號了。單純的講一根線是沒故意義的，參考地其實只但是是以地為0信號。如果一端是VI，那么地端相稱于共模信號為VI/2，差模信號為-VI/2，綜合起來就為0了而任意參考位為V2的話，VI里面的共模量應為(V1+V2)/2，差模量為(V1-V2)/2另一端相稱于共模量(V1+V2)/2，差模量為-(V1-V2)/2，差模與共模只有相比較才故意義。簡樸理解：你選擇了一種地之后，兩根線的相對高度就是差模。而兩根線的絕對高度的平均值就是共模，當兩根線的距離縮小到0，變成一根線時，就只有一種高度了，因此它的絕對值就是共模。另外，這里有某些在公開發表的學術期刊上的定義，都是各個作者的理解，供參考：1.共模干擾是指干擾電壓出現在儀表輸人端的一端(正端或負端)對地之間的交流信號,它可用晶體管電壓表跨接于儀表輸人端的一端(正端或負端)與地之間測量,普通對地干擾大多在幾伏到幾十伏的范疇內2.共模干擾是指電路中兩個被測量點電位相對大地同時發生同方向交化而產生的干擾,而差模jf擾則是電路中兩個被測量點的電位差發生相對變化而產生的干擾3.共模干擾是指模數轉換器兩個輸入端上共有的干擾電壓,它可能是直流或交流電壓,電壓幅值可根據應用現場的環境達幾伏甚至更高.共模干擾又稱共態干擾,慣用共模克制比(CMRR)表達輸入電路對共模干擾的克制能力4.共模干擾是指由電源的相線與地線所構成回路中的干擾.差模干擾是指電源的相線和相線所構成的回路中的干擾.傳導干擾重要是由電路中高速切換的電壓、電流與雜散寄生參數之間互相作用而產生的高頻震蕩所引發5.事實上傳導干擾又有共模和差模之分,所謂共模干擾是指地線與相線干擾信號,線間的相位相似、電位相等,而差模干擾是相線間干擾信號相位差180(電位相等)6.共模干擾是指在保護裝置全部電路或電路的某一點與地(或外殼)之間形成的干擾(電位),如圖1中的Vt所示.它是保護裝置工作不正常的重要因素7.共模干擾”是指干擾大小和方向一致,其存在于電源任何一相對大地、或中線對大地間.共模干擾也稱縱模干擾、不對稱干擾或接地干擾,是載流體與大地之間的干擾共模信號和差模信號是指差動放大器雙端輸入時的輸入信號。共模信號：雙端輸入時，兩個信號相似。差模信號：雙端輸入時，兩個信號的相位相差180度。任何兩個信號都能夠分解為共模信號和差模信號。設兩路的輸入信號分別為：A,B.m,n分別為輸入信號A，B的共模信號成分和差模信號成分。輸入信號A，B可分別表達為：A=m+n；B=m-n則輸入信號A,B能夠當作一種共模信號m和差模信號n的合成。其中m=(A+B)/2；n=(A-B)/2。差動放大器將兩個信號作差，作為輸出信號。則輸出的信號為A-B，與原先兩個信號中的共模信號和差模信號比較，能夠發現：共模信號m=(A+B)/2不見了，而差模信號n=(A-B)/2得到兩倍的放大。這就是差模放大器的工作原理。（5&3，5=4+1，3=4-1，共模信號=4，差模信號=1，5-3=2，成果是2，將差模信號1放大2倍)差分信號普通是前級輸入的，或者一段接共模信號，一端接輸入信號。最最前面，能夠用單端轉雙端啊。對于差分放大，首先要建立對的的靜態工作點，也就是共模信號，譬如vcc為1.8v的時候，輸入的共模信號普通是0.9v，放大的差分信號是在0.9v上下擺動的信號~2、基本區別單端信號指的是用一根線傳輸的信號，一根線沒參考點怎么會有信號呢？參考點就是地。也就是說，單端信號是在一根導線上傳輸的與地之間的電平差。運用單端信號把信號從A點傳遞到B點，有一種前提就是A點和B點的地電勢應當差不多是同樣的，為啥說差不多呢，背面再具體說。當你把信號從A點傳遞到B點的時候，A點和B點的地電勢能夠同樣也能夠不同但是A點和B點的地電勢差有一種范疇，超出這個范疇就會出問題了。差分信號指的是用兩根線傳輸的信號，傳輸的是兩根信號之間的電平差。3、傳輸上的差別單端信號的優點是，省錢～方便～大部分的低頻電平信號都是使用單端信號進行傳輸的。一種信號一根線，最后把兩邊的地用一根線一連，完事。缺點在不同應用領域暴露的不同歸結起來，最重要的一種方面就是，抗干擾能力差。首先說最大的一種問題，地電勢差以及地一致性。大家都認為地是0V，事實上，真正的應用中地是千奇百怪變化莫測的一種東西我想我會專門寫某些地方面的趣事。例如A點到B點之間，有那么一根線，用來連接兩個系統之間的地那么如果這根線上的電流很大時，兩點間的地電勢可能就不可無視了，這樣一種信號從A的角度看起來是1V，從B的角度看起來可能只有0.8V了，這可不是一種什么好事情這就是地電勢差對單端信號的影響。接著說地一致性。事實上諸多時候這個地上由于電流忽大忽小，布局構造遠遠近近，

地上會產生一定的電壓波動，這也會影響單端信號的質量。差分信號在這一點有優勢，由于兩個信號都是相對于地的本地電勢發生變化時，兩個信號同時上下浮動（固然是抱負狀態下）差分兩根線之間的電壓差卻極少發生變化，這樣信號質量不就高了嗎？另首先就是傳輸過程中的干擾，當一根導線穿過某個線圈時，且這根線圈上通著交流電時，這根導線上會產生感應電動勢～～好簡樸的道理，事實上工業現場碰到的大部分

問題就是這樣簡樸，可是你無法抗拒～如果是單端信號，產生多少，就是多少，這就是噪聲你毫無方法。但是如果是差分信號，你就能夠考慮拉，為啥呢，兩根導線是平行傳輸的每根導線上產生的感應電動勢不是同樣嗎，兩個一減，他不就沒了嗎～確實，同樣的狀況下，傳輸距離較長時，差分信號含有更強的驅動能力、更強的抗干擾能力，同樣的，當你傳輸的信號會對其它設備有干擾時，差分信號也比

單端信號產生的信號相對小，也就是常說的EMI特性(EMI是ElectroMagneticInterference的縮寫，有傳導干擾和輻射干擾兩種。傳導干擾是指通過導電介質把一種電網絡上的信號耦合（干擾）到另一種電網絡。輻射干擾是指干擾源通過空間把其信號耦合（干擾）到另一種電網絡。在高速PCB及系統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為含有天線特性的輻射干擾源，能發射電磁波并影響其它系統或本系統內其它子系統的正常工作。）4、使用時需要注意點由于差分比單端有不少好處，在模擬信號傳輸中諸多人樂意使用差分信號。例如橋式應變片式力傳感器，其輸出信號滿量程時有的也只有2mV。

如果使用單端信號傳輸，那么這個信號只要電源的紋波就能把他吃光。因此事實上，都是用儀表運放進行放大后，再進行解決。而儀表運放正是解決差分信號最有力的幾個工具之一。但是，使用差分信號時，一定要注意一種問題，共模電壓范疇。也就是說，這兩根線上的電壓，相對于系統的地，還是共模電壓不能太大。決定因素共模輸入范疇的就是運放的第一級電路，你隨便找一種運放內部電路，只看其第一級差分電路，模擬一下輸入電壓是多少，造成差分電路不能正常工作（例如電壓過低使差分的公共射極恒流源不能工作、電壓過高使差分管的BC正偏或者飽和等），理解了這些，就懂得共模電壓范疇的真正含義了。你傳輸0.1V的信號沒問題，但是如果一根是1000.0另外一根是1000.1，那就不好玩了。問題在于，在諸多場合下使用差分信號都是為了不讓兩個系統的地簡樸的共在一起，更不能把差分信號中的一根直接接在本地系統的地上，那不白費盡嗎--又成單端了那么如何克制共模電壓呢？其實也挺簡樸的，將兩根線都通過一種足夠大的電阻，連接到系統的地上。這就像一根拴在風箏上的線，我在地上跑跑跳跳，不會影響風箏的高度（通過電阻隔離可能影響共模電壓值的各類因素）但是你永遠逃不出我的視線，而我的視線，（都不在視線了，談高低尚有何意義？）在電子行業，叫共模電壓范疇。單端轉差分怎么轉。單單將單端信號用反向跟隨器跟隨并不是不行但是差分信號被平白的放大了2倍～～常見的用儀表運放+普通運放搭建的單端轉差分是個較好的例子。5.LVDS(低電壓差分信號)原理介紹5.1LVDS信號介紹LVDS：LowVoltageDifferentialSignaling，低電壓差分信號。LVDS傳輸支持速率普通在155Mbps（大概為77MHZ）以上。LVDS是一種低擺幅的差分信號技術，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。IEEE在兩個原則中對LVDS信號進行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。5.1.1LVDS信號傳輸構成

圖1LVDS信號傳輸構成圖LVDS信號傳輸普通由三部分構成：差分信號發送器，差分信號互聯器，差分信號接受器。差分信號發送器：將非平衡傳輸的TTL信號轉換成平衡傳輸的LVDS信號。普通由一種IC來完畢，如：DS90C031差分信號接受器：將平衡傳輸的LVDS信號轉換成非平衡傳輸的TTL信號。普通由一種IC來完畢，如：DS90C032差分信號互聯器：涉及聯接線（電纜或者PCB走線），終端匹配電阻。按照IEEE規定，電阻為100歐。我們普通選擇為100，120歐。5.1.2LVDS信號電平特性LVDS物理接口使用1.2V偏置電壓作為基準，提供大概400mV擺幅。LVDS驅動器由一種驅動差分線對的電流源構成（普通電流為3.5mA），LVDS接受器含有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω的匹配電阻，并在接受器的輸入端產生大概350mV的電壓。電流源為恒流特性，終端電阻在100――120歐姆之間，則電壓擺動幅度為：3.5mA*100=350mV；3.5mA*120=420mV。下圖為LVDS與PECL（光收發器使用的電平）電平變化。

圖2LVDS與PECL電平圖示

由邏輯“0”電平變化到邏輯“1”電平是需要時間的。

由于LVDS信號物理電平變化在0。85――1。55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時間比TTL電平要快得多，因此LVDS更適合用來傳輸高速變化信號。其低壓特點，功耗也低。采用低壓技術適應高速變化信號，在微電子設計中的例子諸多，如：FPGA芯片的內核供電電壓為2。5V或1.8V；PC機的CPU內核電壓，PIII800EB為1.8V；數據傳輸領域中諸多功效芯片都采用低電壓技術。5.1.3差分信號抗噪特性從差分信號傳輸線路上能夠看出，若是抱負狀況，線路沒有干擾時，在發送側，能夠形象理解為：IN=IN+-IN-在接受側，能夠理解為：IN+-IN-=OUT因此：OUT=IN在實際線路傳輸中，線路存在干擾，并且同時出現在差分線對上，在發送側，仍然是：IN=IN+-IN-線路傳輸干擾同時存在于差分對上，假設干擾為q，則接受則：(IN++q)-(IN-+q)=IN+-IN-=OUT因此：OUT=IN噪聲被抑止掉。上述能夠形象理解差分方式抑止噪聲的能力。在實際芯片中，是在噪聲容限內，采用“比較”及“量化”來解決的。LVDS接受器能夠承受最少±1V的驅動器與接受器之間的地的電壓變化。由于LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，在接受器的輸入端相對于接受器的地是共模電壓。這個共模范疇是：+0.2V～+2.2V。建議接受器的輸入電壓范疇為：0V～+2.4V。

抑止共模噪聲是DS（差分信號）的共同特性，如RS485,RS422電平，采用差分平衡傳輸，由于其電平幅度大，更不容易受干擾，適合工業現場不太惡劣環境下通訊。6.LVDS信號的PCB設計6.1LVDS信號的工作原理和特點對于高速電路，特別是高速數據總線，慣用的器件普通有：ECL、BTL、GTL和GTL+等。這些器件的工藝成熟，應用也較為廣泛，但都存在一種共同的缺點，即功耗大。新興的CM0S工藝的低壓差分信號(LowVoltageDifferentialSignal，簡稱LVDS)器件給了我們另一種選擇。LVDS低壓差分信號，最早由美國國家半導體公司(NationalSemiconductor)提出的一種高速串行信號傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易于匹配等優點，快速得到諸多芯片制造廠商和應用商的青睞，并通過TIA/EIA(TelecommunicationIndustryAssociation/ElectronicIndustriesAssociation)確實認，成為該組織的原則(ANSI/TIA/EIA-644standard)。LVDS信號被廣泛應用于計算機、通信以及消費電子領域，并被以PCI-Express為代表的第三代I/O原則中采用。LVDS器件的工作原理以下：

如圖1所示，其中發送端是一種3.5mA的電流源，產生的3.5mA的電流通過差分線中的一路到接受端。由于接受端對于直流體現為高阻，電流通過接受端的100Ω的匹配電阻產生350mV的電壓，同時電流通過差分線的另一路流回發送端。當發送端進行狀態變化時，通過變化流經100Ω電阻的電流方向產生有效的'0'和'1'態。LVDS的特點是電流驅動模式，低電壓擺幅350mV能夠提供更高的信號傳輸率，使用差分傳輸的方式，輸入信號只與2個信號的差值有關，可將共模干擾克制掉，能夠使信號的噪聲和EMI都減少。總而言之，LVDS有下列重要特點：低的輸出電壓擺幅(350mV)；差分特性是磁干擾互相抵消，消除共模噪聲，減少EMI；傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易于匹配等優點。6.2LVDS信號在PCB上的設計由LVDS信號的工作原理及特點能夠看出：LVDS信號不僅是差分信號，并且還是高速數字信號；因此LVDS傳輸媒質不管使用的是PCB線對還是電纜，都必須采用方法避免信號在媒質終端發生反射，同時應減少電磁干擾以確保信號的完整性。只要我們在布線時考慮到以上這些要素，設計高速差分線路板并不很困難。下面將簡要介紹LVDS信號在PCB上的設計要點：布成多層板。有LVDS信號的印制板普通都要布成多層板。由于LVDS信號屬于高速信號，與其相鄰的層應為地層，對LVDS信號進行屏蔽避免干擾。另外密度不是很大的板子，在物理空間條件允許的狀況下，最佳將LVDS信號與其它信號分別放在不同的層。例如，對于四層板，普通能夠按下列進行布層：LVDS信號層、地層、電源層、其它信號層。LVDS信號阻抗計算與控制。LVDS信號的電壓擺幅只有350mV，適于電流驅動的差分信號方式工作。為了確保信號在傳輸線當中傳輸時不受反射信號的影響，LVDS信號規定傳輸線阻抗受控，普通差分阻抗為(100±10)Ω。阻抗控制的好壞直接影響信號完整性及延遲。如何對其進行阻抗控制呢?①擬定走線模式、參數及阻抗計算。LVDS分外層微帶線差分模式和內層帶狀線差分模式兩種，分別如圖2、圖3所示。通過合理設立參數，阻抗可運用有關阻抗計算軟件(如POLAR-SI6000、CADENCE的ALLEGRO)計算也可運用阻抗計算公式計算。圖2、圖3為POLAR-SI6000阻抗計算軟件計算阻抗值。阻抗計算公式計算阻抗。以上微帶線和帶狀線種方式阻抗計算公式分別為：(i)微帶線(microstrip)Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)]其中，W為線寬，T為走線的銅皮厚度，H為走到參考平面的距離，εr是PCB板材質的介電常數(dielectricConstant)。此公式必須在0.1<(W/H)<2.0及1<(εr)<15的狀況才干應用。(ii)帶狀線(stripline)Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}其中，H為兩參考平面的距離，并且走線位于參考平面的中間。此公式適應于雙線，線間距與抗成正比，必須在W/H<0.35及T/H<0.25的狀況才應用。由上面兩公式能夠看出，即使其計算公式各不同，但阻抗