1第7章要求重點學習掌握：1）鎖存器、觸發器的區別；2）D型、J-K型、T型觸發器的時序特性，功能表，特征方程表達式，不同觸發器之間的相互轉換；3）鐘控同步狀態機的模型圖，狀態機類型及基本分析方法和步驟，使用狀態圖表示狀態機狀態轉換關系；4）鐘控同步狀態機的設計：狀態轉換過程的建立，狀態的化簡與編碼賦值、未用狀態的處理——風險最小方案和成本最小方案、使用狀態轉換表的設計方法、使用狀態圖的設計方法。2第8章要求重點學習掌握：學習利用基本的邏輯門、時序元件作為設計的基本元素完成規定的鐘控同步狀態機電路的設計任務：計數器、移位寄存器、序列檢測電路和序列發生器的設計；學習利用基本的邏輯門和已有的中規模集成電路（MSI）時序功能器件作為設計的基本元素完成更為復雜的時序邏輯電路設計的方法。3

第7章作業講解7.4畫出圖7-5中所示的S-R鎖存器的輸出波形，其輸入波形如圖X7-4所示。假設輸入和輸出信號的上升和下降時間為0，或非門的傳播延遲是10ns（圖中每個時間分段是10ns）7.57.6利用帶有使能端的T觸發器和組合邏輯構造D觸發器D觸發器：Q*=D（轉移方程）T觸發器的特征方程：Q*=EN·Q’+EN’·Q=ENQ所以，激勵方程：EN=DQJK觸發器：Q*=J·Q’+K’·Q(轉移方程)T觸發器：Q*=EN·Q’+EN’·Q激勵方程：EN=(J·Q’+K’·Q)Q＝J·Q’+K·Q7.7利用帶有使能端的T觸發器和組合邏輯構造J-K觸發器Z7.12寫出同步狀態機的激勵方程，激勵/轉移表，狀態/輸出表，狀態命名A—D,Q1Q2=00--11Excitationequations：

Outputequation：

Q1Q2=00~11,A~D7.18同7.12，狀態Q2Q1Q0=000—111,狀態命名A--HD1D2D0Q2Q1Q0=000~111,A~H10試分析下圖所示電路的邏輯功能。求出電路的激勵方程，輸出方程；

建立轉換/輸出表和狀態/輸出表，用S0,S1,S2,S3表示Q2Q1=00,01,10,11。Y1Y’7.21找出狀態圖中的所有二義性對B狀態，不滿足完備性，少了Y’對C狀態，不滿足完備性，少了Y完備性：離開狀態的所有轉移表達式的邏輯和為1互斥性：離開狀態的所有轉移表達式的邏輯積為0對A狀態，不滿足完備性，少了X’Z對B狀態，不滿足互斥性，多了(W+Y)(X+Z)，并且不滿足完備性，少了W’X’Y’Z’對C狀態，不滿足互斥性，多了(W+Z)(X+Y)，并且不滿足完備性，少了W’X’Y’Z’對D狀態，不滿足互斥性，多了WYZ+WX’Z，并且不滿足完備性，少了(WZ+XY)’W+YX+ZWX’ZW’Y’X’YZX’Z’對A狀態，不滿足完備性，少了(X+YZ)’對B狀態，不滿足互斥性，多了W’Y’對C狀態，滿足二義性對D狀態，不滿足互斥性，多了XY，并且不滿足完備性，少了(X+Y’)’14時鐘同步狀態機的設計用D觸發器設計一個時鐘同步狀態機，它的狀態/輸出表如下表所示。使用兩個狀態變量（Q1和Q2），狀態賦值為A=00，B=11，C=10，D=01。寫出轉換表、激勵方程式和輸出方程式，畫出電路圖。SX01AB，1C，0BD，0A，0CB，1C，1DD，1A，0

S*，Z15

第7章作業講解7.44畫出一個具有2個輸入INIT和X以及1個Moore型輸出Z的時鐘同步狀態機的狀態圖。只要INIT有效，Z就一直為0。一旦INIT信號無效，Z為0且應保持到：1)X在連續2個時鐘觸發沿上都是0；并且2)X在連續2個時鐘觸發沿上都是1（與這兩種情況出現的順序無關），然后Z的值才變為1，并且保持到INIT信號再次有效為止。（提示：要求狀態數不超過10）。16序列檢測器：試畫出010序列檢測器的狀態圖或狀態表。已知此檢測器的輸入、輸出序列如下：1）不可重疊輸入X：001010100110100

輸出Z：00010001000001002）可重疊輸入X：001010100110100

輸出Z：000101010000010017序列檢測器：一個MEALY型序列檢測器，當且僅當輸入X是010或101時，輸出Z為1。允許重疊。當開始啟動時，它在初態A（另外還有四個狀態）。寫出狀態表或狀態圖。比如：X：0010010100110110100

Z：0001001110000100110018序列檢測器：利用D觸發器構成移位寄存器，加上必要門電路設計一個序列信號檢測電路，該電路有一個串行數據輸入端和一個檢測輸出端；每當接收到“11100”數據串時，輸出高電平，否則輸出低電平；畫出電路連接圖。19計數器：例：在某計數器的輸出端觀察到下圖所示的波形，試確定該計數器的模。

某自然二進制加法計數器，其模為16，初始狀態為0000，則經過2008個有效計數脈沖后，計數器的狀態為（）。(a)0110(b)0111(c)1000(d)100120例：計數器的設計1）用觸發器構造；試用正邊沿D觸發器及門電路設計一3位二進制同步加計數器。要求列出狀態表，寫出觸發器激勵方程，畫出電路圖。試用正邊沿觸發D觸發器及門電路設計一個3位格雷碼計數器。一個狀態轉換為024130的模5同步計數器計數器：21計數器：2）用計數器芯片實現。

1.用具有同步清0功能的四位二進制計數器74X163，構成模10的計數器，補充下面的電路圖完成設計。

2.用74X163和必要的門電路設計一BCD余三碼計數器。22計數器：用移位寄存器實現。環形、扭環形。要實現一個模為8的計數器，至少需要（

）個觸發器；若用環形計數器實現，需要（

）位移位寄存器，或用（

）位移位寄存器構成的扭環形計數器實現。只用2個SSI／MSI組件設計—個8位自校正環形計數器，計數器的狀態為11111110，11111101，…，01111111。23作業：只用4個觸發器和8個門電路，設計一個4位Johnson計數器，并對8個計數狀態進行譯碼。計數器無需自校正功能。4位Johnson計數器，有8個狀態：S1----0000;S2----0001;S3----0011;S4----0111;S5----1111;S6----1110;S7----1100;S8----1000，因為無需自校正，所以未用狀態作為無關項處理。24例：下圖是可變進制計數器。其中的74x161為異步清零，同步計數的十六進制計數器。1）寫出Y的表達式；2）試分析當控制變量A為1和0時電路各為幾進制計數器，寫出計數順序。計數器：25序列發生器例1：利用盡量少的D觸發器連接成移位寄存器，設計必要的反饋組合電路構成一個序列信號發生器，該電路能夠循環輸出“11100”的數據串；要求采用最小風險設計。例2：用一片74X163和一片74X151