計算機(jī)組成原理第二章第1頁，共24頁，2023年，2月20日，星期四一位全加器：第2頁，共24頁，2023年，2月20日，星期四一位全加器真值表：第3頁，共24頁，2023年，2月20日，星期四一位全加器的邏輯圖：1=1&&=1第4頁，共24頁，2023年，2月20日，星期四2.5.1多功能算術(shù)邏輯運算單元(ALU)1．并行加法器及其進(jìn)位鏈并行加法器使用的全加器的位數(shù)與操作數(shù)的位數(shù)相同，它能夠同時對操作數(shù)的各位進(jìn)行相加，所以稱為并行加法器。將進(jìn)位信號的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)稱為進(jìn)位鏈。第5頁，共24頁，2023年，2月20日，星期四補(bǔ)碼加減法的實現(xiàn)邏輯框圖第6頁，共24頁，2023年，2月20日，星期四（1）串行進(jìn)位的并行加法器當(dāng)操作數(shù)為n＋1位長時，需要用n＋l位全加器構(gòu)成加法器。延遲時間：包括進(jìn)位信號的產(chǎn)生和傳遞所占用的時間及加法器本身求和的延遲時間。特點：線路簡單，速度慢。第7頁，共24頁，2023年，2月20日，星期四串行進(jìn)位的并行加法器：第8頁，共24頁，2023年，2月20日，星期四（2）并行進(jìn)位的并行加法器要提高加法器的運算速度，就必須解決進(jìn)位信號的產(chǎn)生和傳遞問題。設(shè)=稱為進(jìn)位傳遞函數(shù)或進(jìn)位傳遞條件。設(shè)=稱為進(jìn)位產(chǎn)生函數(shù)或本地進(jìn)位。由于在一位全加器中，進(jìn)位信號可表示為：第9頁，共24頁，2023年，2月20日，星期四將串行進(jìn)位鏈的表達(dá)式改寫成如下形式：各進(jìn)位信號的產(chǎn)生不再與低位的進(jìn)位信號有關(guān)，而只與兩個參加運算的數(shù)和C0有關(guān).第10頁，共24頁，2023年，2月20日，星期四1)組內(nèi)并行、組間串行的進(jìn)位鏈這種進(jìn)位鏈也稱為單重分組跳躍進(jìn)位。以16位加法器為例，一般可分作4個小組，每小組4位，每組內(nèi)部都采用并行進(jìn)位結(jié)構(gòu)，組間采用串行進(jìn)位傳遞結(jié)構(gòu)。第11頁，共24頁，2023年，2月20日，星期四組內(nèi)各位的進(jìn)位表達(dá)式為:第12頁，共24頁，2023年，2月20日，星期四4位一組并行進(jìn)位鏈邏輯圖：第13頁，共24頁，2023年，2月20日，星期四4位一組并行進(jìn)位鏈?zhǔn)疽鈭D：第14頁，共24頁，2023年，2月20日，星期四16位組內(nèi)并行、組間串行進(jìn)位鏈框圖：第15頁，共24頁，2023年，2月20日，星期四進(jìn)位鏈延遲時間：由于每一組并行進(jìn)位網(wǎng)絡(luò)都是二級門，設(shè)每級門延遲為td，則16位組內(nèi)并行組間串行進(jìn)位鏈的延遲時間是8td。第16頁，共24頁，2023年，2月20日，星期四

2)組內(nèi)并行、組間并行的進(jìn)位鏈這種進(jìn)位鏈又稱為多重分組跳躍進(jìn)位鏈。組間也采用并行進(jìn)位鏈結(jié)構(gòu)，這樣將會進(jìn)一步提高運算速度。以16位組內(nèi)并行組間并行進(jìn)位鏈為例，采用了二重進(jìn)位鏈，且第二重進(jìn)位鏈也是并行結(jié)構(gòu)，見下圖所示。第17頁，共24頁，2023年，2月20日，星期四16位組內(nèi)并行組間并行進(jìn)位鏈框圖：第18頁，共24頁，2023年，2月20日，星期四將每個小組最高位的進(jìn)位信號分成進(jìn)位傳送函數(shù)和進(jìn)位生成函數(shù)兩個部分：進(jìn)位傳送函數(shù)進(jìn)位生成函數(shù)第19頁，共24頁，2023年，2月20日，星期四各組間進(jìn)位的表達(dá)式：第20頁，共24頁，2023年，2月20日，星期四各小組的進(jìn)位生成函數(shù)和進(jìn)位傳遞函數(shù)的邏輯表達(dá)式：各組的進(jìn)位生成函數(shù)各組的進(jìn)位傳遞函數(shù)第21頁，共24頁，2023年，2月20日，星期四組內(nèi)、組間并行進(jìn)位第一組內(nèi)進(jìn)位鏈邏輯圖第22頁，共24頁，2023年，2月20日，星期四第23頁，共24頁，2023年，2月20日，星期