主要內容5.1概述5.2隨機存取存儲器RAM5.3只讀存儲器ROM5.4存儲器芯片與CPU的連接5.5高速緩沖存儲器Cache1現在是1頁\一共有52頁\編輯于星期六5.1概述5.1.1存儲系統的基本概念5.1.2存儲器的分類5.1.3存儲器的主要性能指標5.1.4存儲器的組成結構2現在是2頁\一共有52頁\編輯于星期六5.1.1存儲系統的基本概念

存儲器是 一種接收、保存和取出信息（程序、數據、文件）的設備；

一種具有記憶功能的部件；是計算機的重要組成部分，是CUP最重要的系統資源之一。

CPU與存儲器的關系如下圖所示。3現在是3頁\一共有52頁\編輯于星期六DSESSSCSIPPSW標志寄存器執行部件控制電路指令譯碼器4321數據暫存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊列地址總線AB數據總線DB總線接口控制電路控制總線CB運算器地址加法器地址譯碼器、、、指令1指令2指令3指令4、、、數據1數據29AH、、、指令MOVAL,[BX]包含一個從存儲器讀操作存儲器CPU現在是4頁\一共有52頁\編輯于星期六5.1.2存儲器的分類

按構成存儲器的器件和存儲介質分類按存儲器存取方式分類按在微機系統中位置分類5現在是5頁\一共有52頁\編輯于星期六按存放信息原理不同5.1.2存儲器的分類

按構成存儲器的器件和存儲介質分類：磁芯存儲器、半導體存儲器、光電存儲器、磁膜、磁泡和其它磁表面存儲器以及光盤存儲器等。按存儲器存取方式分類：隨機存取存儲器RAM(RandomAccessMemory)

只讀存儲器ROM(Read-OnlyMemory)

又稱讀寫存儲器，指能夠通過指令隨機地、個別地對其中各個單元進行讀/寫操作的一類存儲器。

在微機系統的在線運行過程中，只能對其進行讀操作，而不能進行寫操作的一類存儲器。

靜態RAM動態RAM掩膜ROM（MROM）可編程ROM（PROM）可擦除編程ROM（EPROM）按工藝不同6現在是6頁\一共有52頁\編輯于星期六5.1.2存儲器的分類

按在微機系統中的位置分類：主存儲器（內存，MainMemory）

輔助存儲器（外存，ExternalMemory）

用來存放計算機正在執行的或經常使用的程序和數據。CPU可以直接對它進行訪問。一般是由半導體存儲器構成，通常裝在主板上。存取速度快，但容量有限，其大小受地址總線位數的限制。緩沖存儲器（緩存，CacheMemory）

用來存放不經常使用的程序和數據，

CPU不能直接訪問它。屬計算機的外部設備,是為彌補內存容量的不足而配置的，容量大，成本低，所存儲信息既可以修改也可以長期保存，但存取速度慢。需要配置專門的驅動設備才能完成對它的訪問，如硬盤、軟盤驅動器等。位于主存與CPU之間，其存取速度非常快，但存儲容量更小，可用來解決存取速度與存儲容量之間的矛盾，提高整個系統的運行速度。7現在是7頁\一共有52頁\編輯于星期六5.1.2存儲器的分類

小結8現在是8頁\一共有52頁\編輯于星期六5.1.3存儲器的主要性能指標

存儲器性能指標主要有：

存儲容量、存儲速度、可靠性、功耗存儲容量：反映存儲器可存儲信息量的指標。以字數×每個字的字長表示。

如某存儲器存儲容量為 64K×8位，即64K字節。存儲速度：完成一次訪問（讀/寫）存儲器的時間。

可靠性：可靠性是用平均故障間隔時間MTBF來衡量。存取時間TA（AccessTime）表示啟動一次存儲操作到完成該操作所經歷時間；存儲周期TMC（MemoryCycle）兩次獨立的存儲操作之間所需的最小時間間隔。功耗：通常是指每個存儲單元消耗功率的大小。9現在是9頁\一共有52頁\編輯于星期六微機系統中的存儲器分層體系結構簡單的二層結構：內存＋外存

一般為半導體存儲器，也稱為短期存儲器。解決讀寫速度問題

包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等。解決存儲容量問題微機系統中存儲器采用分層體系結構的根本目的：協調速度、容量、成本三者之間的矛盾。10現在是10頁\一共有52頁\編輯于星期六完整的四層結構：寄存器＋Cache＋主存＋輔存CPU內部高速電子器件L1：CPU內部L2：CPU外部一般為靜態隨機存儲器SRAM一般用動態隨機存儲器DRAM存放臨時數據，而用閃速存儲器FLASH存放固化的程序和數據磁盤、磁帶、光盤等cache-主存：解決高速度與低成本的矛盾；主存-輔存：利用虛擬存儲技術解決大容量與低成本的矛盾

只有主存（內存）占用CPU的地址空間！內存11現在是11頁\一共有52頁\編輯于星期六微機系統中分層的存儲器結構12現在是12頁\一共有52頁\編輯于星期六5.1.4存儲器的組成結構

半導體存儲器一般由以下部分組成：

存儲體、地址選擇電路、輸入輸出電路、控制電路·存儲體：矩陣形式保存數據。·地址選擇器：接受CPU送來的地址信號并對它進行譯碼，選擇與此地址碼相對應的存儲單元，以便對該單元進行讀／寫操作。（1）單譯碼——適用于小容量存儲器（2）雙譯碼——分為行譯碼與列譯碼·I/O電路：控制信息的讀出與寫入（包含對I/O信號的驅動及放大處理功能）。·控制電路：片選信號用以實現芯片的選擇。讀/寫控制電路則用來控制對芯片的讀/寫操作。13現在是13頁\一共有52頁\編輯于星期六靜態隨機存取存儲器SRAM動態隨機存取存儲器DRAM5.2隨機存取存儲器RAMRAM(RandomAccessMemory)意指隨機存取存儲器。其工作特點是：在微機系統的工作過程中，可以隨機地對其中的各個存儲單元進行讀／寫操作。14現在是14頁\一共有52頁\編輯于星期六5.2.1靜態隨機存取存儲器SRAMSRAM的六管基本存儲單元T1和T2組成雙穩態觸發器，用于保存數據。T3和T4為負載管。如A點為數據D，則B點為數據/D。行選擇線有效（高電平）時，A、B處的數據信息通過門控管T5和T6送至C、D點。列選擇線有效（高電平）時，C、D處的數據信息通過門控管T7和T8送至芯片的數據引腳I/O。集成度低，但速度快，價格高，常用做Cache。T1T2ABT3T4+5VT5T6CD列選擇線T7T8I/OI/O行選擇線15現在是15頁\一共有52頁\編輯于星期六5.2.1靜態隨機存取存儲器SRAM典型存儲器——靜態RAM存儲器芯片Intel2114（1）外部結構?A0-A9：10根地址信號輸入引腳。?：讀／寫控制信號輸入引腳，當為低電平時，使輸入三態門導通，信息由數據總線通過輸入數據控制電路寫入被選中的存儲單元；反之從所選中的存儲單元讀出信息送到數據總線。?I/O1~I/O4：4根數據輸入／輸出信號引腳?：低電平有效，通常接地址譯碼器的輸出端。?+5V：電源。?GND：地。地址線數目A、數據線數目I/O與芯片容量（M×N）直接相關：

2114容量為：210×4bit即1K×416現在是16頁\一共有52頁\編輯于星期六5.2.1靜態隨機存取存儲器SRAM典型存儲器——靜態RAM存儲器芯片Intel2114（2）內部結構?存儲矩陣：4096個存儲電路（64×64矩陣）?地址譯碼器：輸入為10根線，采用兩級譯碼方式，其中6根用于行譯碼，4根用于列譯碼；?I/O控制電路：分為輸入數據控制電路和列I／O電路，用于對信息的輸入／輸出進行緩沖和控制；?片選及讀／寫控制電路：用于實現對芯片的選擇及讀／寫控制。17現在是17頁\一共有52頁\編輯于星期六5.2.2動態隨機存取存儲器DRAM

集成度高，但速度較慢，價格低，一般用作主存行選擇線T1B存儲電容CA列選擇線T2I/O電容上存有電荷時，表示存儲數據A為邏輯1；行選擇線有效時，數據通過T1送至B處；列選擇線有效時，數據通過T2送至芯片的數據引腳I/O；為防止電容C放電導致數據丟失，必須定時刷新；動態刷新時行選擇線有效，列選擇線無效（刷新逐行進行）。刷新放大器DRAM的單管基本存儲單元基本工作原理：依靠T1管柵極電容的充放電原理來保存信息。18現在是18頁\一共有52頁\編輯于星期六5.2.2動態隨機存取存儲器DRAM典型存儲器——動態RAM存儲器芯片Intel2164A（1）外部結構?A0~A7：地址信號的輸入引腳，用來分時接收CPU送來的8位行、列地址；

?：行地址選通信號輸入引腳，低電平有效，兼作芯片選擇信號。當為低電平時，表明芯片當前接收的是行地址；?：列地址選通信號輸入引腳，低電平有效，表明當前正在接收的是列地址(此時應保持為低電平)；?：寫允許控制信號輸入引腳，當其為低電平時，執行寫操作；否則，執行讀操作。?DIN：數據輸入引腳；?DOUT：數據輸出引腳；?VDD：十5V電源引腳；?Css：地；?N/C：未用引腳。19現在是19頁\一共有52頁\編輯于星期六5.2.2動態隨機存取存儲器DRAM典型存儲器——動態RAM存儲器芯片Intel2164A（2）內部結構?存儲體：64K×1；?地址鎖存器：Intel2164A采用雙譯碼方式，其16位地址信息要分兩次送入芯片內部，在芯片內部有一個能保存8位地址信息的地址鎖存器；?數據輸入緩沖器：用以暫存輸入的數據；?數據輸出緩沖器：用以暫存要輸出的數據；?1/4I/O門電路：由行、列地址信號的最高位控制，能從相應的4個存儲矩陣中選擇一個進行輸入／輸出操作；20現在是20頁\一共有52頁\編輯于星期六5.2.2動態隨機存取存儲器SRAM典型存儲器——動態RAM存儲器芯片Intel2164A（2）內部結構?行、列時鐘緩沖器：用以協調行、列地址的選通信號；?寫允許時鐘緩沖器：用以控制芯片的數據傳送方向；?128讀出放大器：與4個128×128存儲陣列相對應，接收由行地址選通的4×128個存儲單元的信息，經放大后，再寫回原存儲單元，是實現刷新操作的重要部分；?1/128行、列譯碼器：分別用來接收7位的行、列地址，經譯碼后，從128×128個存儲單元中選擇一個確定的存儲單元，以便對其進行讀/寫操作。

21現在是21頁\一共有52頁\編輯于星期六掩模式ROM—MROM（MaskROM）可編程ROM－PROM（ProgrammableROM）可擦除可編程ROM—EPROM（ErasableProgrammableROM）電可擦除可編程ROM—EEPROM

（ElectricallyErasableProgrammableROM）快擦型存儲器(F1ashMemory)5.3只讀存儲器ROMROM(ReadOnlyMemory)

意指只讀存儲器。其工作特點是：在微機系統的在線運行過程中，只能對其進行讀操作，而不能進行寫操作。電源關斷，信息不會丟失，屬于非易失性存儲器件；常用來存放不需要改變的信息。22現在是22頁\一共有52頁\編輯于星期六5.3.1掩模式ROM——MROMMROM是廠家根據用戶事先編寫好的機器碼程序，把0、1信息存儲在掩模圖形中而制成的芯片。芯片制成后，存儲位的狀態即0、1信息就被固定了。優點：可靠性高，集成度高，價格便宜，適宜大批量生產。缺點：不能重寫。23現在是23頁\一共有52頁\編輯于星期六5.3.2可編程ROM——PROMPROM一種可由用戶通過簡易設備寫入信息的ROM器件。存儲原理：（1）二極管破壞型PROM（2）熔絲式PROMPROM可由用戶根據自己的需要來確定ROM中的內容，常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為1或0。PROM器件只能固化一次程序，數據寫入后，就不能再改變了！一次性！！！24現在是24頁\一共有52頁\編輯于星期六5.3.3可擦除可編程ROM——EPROM紫外線擦除可編程ROM的英文全稱為UltravioletErasableProgrammableROM，即UVEPROM，通常為了簡便，縮寫為EPROM。它的存儲內容可以根據需要寫入，當需要更新內容時，可以使用紫外線照射的方法擦除原來寫入的數據，再寫入新的內容。25現在是25頁\一共有52頁\編輯于星期六5.3.3可擦除可編程ROM——EPROM典型EPROM芯片Intel2716（2K×8）（1）外部結構?Al0~A0：地址信號輸入引腳，可尋址芯片的2K個存儲單元；?O7~O0：雙向數據信號輸入輸出引腳；?：片選信號輸入引腳，低電平有效，只有當該引腳轉入低電平時，才能對相應的芯片進行操作；?：數據輸出允許控制信號引腳，輸入，低電平有效，用以允許數據輸出；?Vcc：+5v電源，用于在線的讀操作；?VPP：+25v電源，用于在專用裝置上進行寫操作；?GND：地。26現在是26頁\一共有52頁\編輯于星期六5.3.4電子可擦除可編程ROM—E2PROMEEPROM也可寫成E2PROM，它的編程原理與EPROM相同，但可用電擦除，重復改寫的次數有限制（因氧化層被磨損），一般為10萬次。擦除可以按字節分別進行；可以進行在線的編程寫入（字節的編程和擦除都只需要10ms，并且不需特殊裝置）27現在是27頁\一共有52頁\編輯于星期六5.3.5閃速存儲器(F1ashMemory)FlashMemory閃速存儲器、快擦型存儲器：是不用電池供電的、高速耐用的非易失性半導體存儲器。其特點是：可以整體電擦除（時間1S）和按字節重新高速編程。是完全非易失性的，可以完全代替E2PROM。能進行高速編程。 如:28F256芯片，每個字節編程需100μs，整個芯片0.5s； 最少可以擦寫一萬次，通常可達到10萬次；低功耗，最大工作電流30mA。與E2PROM進行比較具有容量大、價格低、可靠性高等明顯優勢?？觳列痛鎯ζ鬟€可應用于激光打印機、條形碼閱讀器、各種儀器設備以及計算機的外部設備中。典型的芯片有27F256/28F016/28F020等。28現在是28頁\一共有52頁\編輯于星期六

掩膜ROM內容只能讀出，不能改變.半導體廠家用掩膜技術寫入程序成本低，適用于批量生產不適用研究工作PROM可編程ROM內容只能讀出，不能改變.用戶使用特殊方法進行編程，只能寫一次，一次編程不能修改。適用于批量生產不適用研究工作EPROM光可擦除PROM固化程序用紫外線光照5～15分鐘擦除，擦除后可以重新固化新的程序和數據。用戶可以對芯片進行多次編程和擦除。適用于研究工作不適用于批量生產。E2PROM電可擦除PROM實現全片和字節擦寫改寫。作為非易失性RAM使用。集成度和速度不及EPROM，價格高，擦寫在原系統中在線進行。FlashMemory閃速存儲器可以整體電擦除（時間1S）和按字節重新高速編程。

低功耗；編程快（每個字節編程100μs

整個芯片0.5s）；擦寫次數多（通?？蛇_到10萬）與E2PROM比較：容量大、價格低、可靠性高等優勢。分類信息存取方式特點用途只讀存儲器ROM分類目前取代傳統的EPROM和EEPROM的主要的存儲器29現在是29頁\一共有52頁\編輯于星期六5.4

存儲器芯片與CPU的連接5.4.1存儲芯片的擴展5.4.2存儲器芯片與CPU的連接如何用容量較小、字長較短的芯片組成微機系統所需容量和字長的存儲器？30現在是30頁\一共有52頁\編輯于星期六31

用多片存儲芯片構成一個需要的內存空間；各存儲器芯片在整個內存中占據不同的地址范圍；任一時刻僅有一片（或一組）被選中。

存儲器芯片的存儲容量等于：

單元數×每單元的位數字節數字長擴展單元擴展字長5.4.1存儲芯片的擴展31現在是31頁\一共有52頁\編輯于星期六5.4.1存儲芯片的擴展存儲器的容量：字節數×字長位擴展字擴展（單元數）字位同時擴展32現在是32頁\一共有52頁\編輯于星期六5.4.1存儲芯片的擴展位擴展（字長的擴展）【例1】

用1K×4的2114芯片構成lK×8的存儲器系統。分析：

每個芯片只能提供4位數據，故需用2片這樣的芯片，它們分別提供4位數據至系統的數據總線，以滿足存儲器系統的字長要求。設計要點：關鍵是處理好地址線、數據線、寫信號線、片選信號線的連接。（1）地址線共用（至系統地址總線低10位）；（2）數據線分別接入系統數據總線的低4位和高4位；（3）端并在一起接至系統的存儲器寫信號；（4）端并在一起接至地址譯碼器輸出。33現在是33頁\一共有52頁\編輯于星期六5.4.1存儲芯片的擴展字擴展（字數的擴展）【例2】用2K×8的2716Ａ存儲器芯片組成8K×8的存儲器系統。分析：每個芯片只能提供2K個存儲單元，故需用4片這樣的芯片，以滿足存儲器系統的字數要求。（1）地址線共用（至系統地址總線低11位）；（2）數據線共用（至系統數據總線）；（3）端并在一起接至系統的存儲器寫信號；（4）端分別接至地址譯碼器的不同輸出。設計要點：關鍵是處理好地址線、數據線、寫信號線、片選信號線的連接。271627162716271634現在是34頁\一共有52頁\編輯于星期六5.4.1存儲芯片的擴展字位同時擴展【練習】用1K×4的2114芯片組成2K×8的存儲器系統。將上述兩種方法結合使用，一般先擴展字長，在擴展字數。字長擴展字數擴展35現在是35頁\一共有52頁\編輯于星期六存儲器容量擴展：根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求。若已有存儲芯片的容量為L×K，要構成容量為

M×N的存儲器，需要的芯片數為：

（M×N）（L×K）36現在是36頁\一共有52頁\編輯于星期六5.4.2存儲芯片與CPU的連接CPU對存儲器進行讀寫操作過程：首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發出相應的讀/寫控制信號，最后才能在數據總線上進行數據交換。存儲器芯片與CPU之間的連接，實質上就是其與系統總線的連接。包括：

?地址線的連接；?數據線的連接；?控制線的連接。數據總線控制總線CPU地址總線

存

儲

器37現在是37頁\一共有52頁\編輯于星期六一、存儲器與CPU連接時應注意問題1.CPU總線的負載能力。(1)直流負載能力

一個TTL電平(2)電容負載能力

100PF由于存儲器芯片是MOS器件，直流負載很小，它的輸入電容為5－10PF。所以a.小系統中，CPU與存儲器可直連，b.大系統常加驅動器,在8086系統中,常用8226、

8227總線收發器實現驅動。38現在是38頁\一共有52頁\編輯于星期六392.

CPU的時序和存儲器芯片存取速度的配合選擇存儲器芯片要盡可能滿足CPU取指令和讀寫存儲器的時序要求。一般選高速存儲器，避免需要在CPU有關時序中插入TW，降低CPU速度，增加WAIT信號產生電路。39現在是39頁\一共有52頁\編輯于星期六403.存儲器的地址分配和選片問題。(1)確定整機存儲容量；(2)整機存儲容量在整個存儲空間的位置；(3)選用存儲器芯片的類型和數量；(4)劃分RAM、ROM區，地址分配，畫出

地址分配圖。40現在是40頁\一共有52頁\編輯于星期六41一般指存儲器的WE、OE、CS等與CPU的RD、WR等相連，不同的存儲器和CPU連接時其使用的控制信號也不完全相同。4.控制信號的連接41現在是41頁\一共有52頁\編輯于星期六42二、片選信號的產生

單片的存儲器芯片的容量是有限的，整機的存儲器由若干芯片組成，應考慮到：1.地址的分配；2.存儲器芯片的選擇(片選)。CPU對存儲器操作時，先進行片選，再從選中芯片中根據地址譯碼選擇存儲單元進行數據的存取。42現在是42頁\一共有52頁\編輯于星期六存儲器空間的劃分和地址編碼是靠地址線來實現的。對于多片存儲器芯片構成的存儲器其地址編碼的原則是：

一般情況下，CPU能提供的地址線根數大于存儲器芯片地址線根數，例如，對于多片6264(8K*8)與8086相連的存儲器，A0～A12作為片內選址，A13～A19作為選擇不同的6264。1.低位片內選址；2.高位選擇芯片(片選)。43現在是43頁\一共有52頁\編輯于星期六441.線選法：CPU中用于“選片”的高位地址線(即存儲器芯片未用完地址線)若一根連接一組芯片的片選端，該根線經反相后，連接另一組芯片的片選端，這樣一條線可選中兩組芯片，這種方法稱之為線選法。片選信號產生的方法44現在是44頁\一共有52頁\編輯于星期六45

另一種常用的線選法是用高位地址的每一根線去分別控制各組芯片的片選端，如下圖所示：

45現在是45頁\一共有52頁\編輯于星期六46芯片

A19~A15A14A13A12~A0一個可用的地址范圍

甲

×××××

10全0~全104000H~05FFFH

乙

×××××

01全0~全102000H~03FFFHA12~A0

2764（甲）2764（乙）A14

A13

CECE

下圖為線選法的例子，令A13和A14分別接芯片甲和乙的片選端?？赡艿倪x擇只有10（選中芯片甲）和01（選中芯片乙）。

線選法A19~A15因未參與對2個2764的片選控制，故其值可以是0或1（用x表示任?。?，這里，假定取為全0，則得到了兩片2764的地址范圍如圖中所示，顯然2片2764的重疊區各有25=32個。

46現在是46頁\一共有52頁\編輯于星期六47

全譯碼法中，對剩余的全部高位地址線進行譯碼稱為全譯碼法。a.譯碼電路復雜。b.每組的地址區間是確定的、唯一的。特點：2.全譯碼法：47現在是47頁\一共有52頁\編輯于星期六48a.譯碼電路較復雜。b.每組的地址區間不唯一，有地址重疊。

在譯碼法中，只對剩余的高位地址線的某幾根進行譯碼，稱為部分譯碼法。特點：3.部分譯碼法(局部譯碼法)：48現在是48頁\一共有52頁\編輯于星期六49芯片

A19~A