32位MIPS CPU 設計 試驗報告_第1頁
32位MIPS CPU 設計 試驗報告_第2頁
32位MIPS CPU 設計 試驗報告_第3頁
32位MIPS CPU 設計 試驗報告_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

本文格式為Word版，下載可任意編輯——32位MIPSCPU設計試驗報告

數字規律與處理器基礎試驗

32位MIPSCPU設計

綜述：

我們的最終驗收結果時鐘頻率是84.9MHz。

本試驗報告主要分為試驗設計說明與試驗收獲總結兩個部分。附件中有CPU工程文檔與模塊代碼。

第一部分試驗設計

一、ALU設計

1、設計思路

實現基本的算術、規律、關系、位與移位運算，盡量優化以達到最小的面積延時積。結構圖如下：

主要設計思想：

A.加法運算實現可以采用逐次進位、超前進位等結構，減法可以通過加法實現（參見見面理論課講義或者前面試驗）；同時輸出Z（結果為零）、V（結果溢出）、N（結果為

負）等標志位，注意有符號數和無符號數標志產生的不同。

B.比較運算根據減法運算的結果（Z/V/N）產生，自行分析比較操作與算術運算之間的關系。

C.移位運算可以考慮將移位操作拆分為16位移位、8位移位、4位移位、2位移位、1位移位等幾個子運算的組合，然后級聯形成最終的運算結果。D.規律運算可以根據要求直接產生。

功能表

接口說明名稱類型描述A[31:0]B[31:0]ALUFun[5:0]SignS[31:0]

輸入輸入輸入輸入輸出操作數1操作數2功能碼符號：有符號1，無符號0結果輸出2、主要模塊

a)32bit加法器

采用8個4bit超前進位加法器極連的方式，構成32bit加法器。對于逸出位v的處理如下：由有符號數的性質可知，對最高位32和次高位31位取抑或，輸出信號則為是否逸出。對32位運算結果取反后，再對相鄰兩位反復取與，最終得到結果是否為零的輸出z.假使是有符號數，則符號位=n。

由于這一方法部分程度上減弱了高位計算對低位計算的依靠程度，因此可以實現延時的降低。同時，由于其超前進位網絡的大量規律運算，較大程度上提升了電路的面積，造成最終的面積延時積特性惡化。關鍵代碼見附錄1

b)32bit減法器

對加法器按位取反，再加一。關鍵代碼見附錄1

c)32bit右移32bit左移32bit算術右移

將移位操作拆分為16位移位、8位移位、4位移位、2位移位、1位移位等幾個子運算的組合，然后級聯得到最終的運算結果。關鍵代碼見附錄1

d)32bit規律比較單元

采用行為級語句直實現規律比較功能。關鍵代碼見附錄1

e)ALU頂層控制模塊

用多路選擇器實現對輸出結果的控制，采用行為級語句實現設計。

附加說明：對于無符號運算的結果，由于z，v，n已經將符號的作用考慮進去，因此，對于需要實現的六個指令，僅有A＜B需要特別處理，而其他指令對于無符號數和有符號數的結果一致。因此，針對A＜B指令，添加針對無符號數的專用比較電路，并使用與超

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論