模塊一數字邏輯基礎

項目一數制與數制轉換

項目二代碼

項目三基本邏輯與邏輯門電路

項目四集成門電路

項目五邏輯代數定律與邏輯化簡

項目一數制與數制轉換

電子電路所處理的信號可以分為兩大類：一類是在時間和數值上連續變化的信號，稱為模擬信號；另一類是在時間和數值上間斷變化的信號，稱為脈沖信號。因為其數值只有高電平和低電平兩種取值，可以分別用數字1和0來表示，故又稱為數字信號。圖1-1模擬信號和數字信號的波形

（一）不同數制的特點1．十進制數制的特點（1）十進制數由0，1，2，…，9十個數碼組成，基數是10。（2）低位數和相鄰高位數的進位規則是“逢十進一”。（3）各位的位權是“10”的冪。例如：十進制數（1）二進制數由0、1兩個數碼組成，基數是2。（2）低位數和相鄰高位數的進位規則是“逢二進一”。（3）各位的位權是“2”的冪。例如：二進制數表1-1 11位二進制整數的位權位權21029282726252423222120十進制數102451225612864321684212．二進制數制的特點（1）八進制數由0，1，2，…，7八個數碼組成，基數是8。（2）低位數和相鄰高位數的進位規則是“逢八進一”。（3）各位的位權是“8”的冪。所以

[627]8

=

[407]10。例如：八進制數

3．八進制數制的特點（1）十六進制數由0～9、A、B、C、D、E、F十六個數碼組成，基數是16。（2）低位數和相鄰高位數的進位規則是“逢十六進一”。（3）各位的位權是“16”的冪。所以[6AF]16

=

[1711]10。例如：十六進制數

4．十六進制數制的特點十進制（D）二進制（B）八進制（O）十六進制（H）00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F16100002010（二）二進制數與十進制數的相互轉換1．二進制數轉換成十進制數

二進制數轉換成十進制數就是求二進制數的權值和，將二進制數中所有數碼1的位權值相加即轉換成十進制數。例如：

[101]2

=

4

+

1

=

[5]10

[1111]2

=

8

+

4

+

2

+

1

=

[15]10

[1000010100]2

=

512

+

16

+

4

=

[532]10十進制整數轉換成二進制數要用除2取余法。【例題1-1】將十進制數175轉換為二進制數。解：應用除2取余法得到余數[175]10

=

[10101111]2。2．十進制整數轉換成二進制數（三）二進制數與八進制數的相互轉換1．二進制整數轉換成八進制數

二進制整數轉換成八進制數時，從低位至高位每3位二進制數對應1位八進制數碼。例如：

[1111010110]2

=

[1726]82．八進制整數轉換成二進制數

八進制整數轉換成二進制數時，每位八進制數對應3位二進制數。例如：

[354]8

=

[11101100]2（四）二進制數與十六進制數的相互轉換1．二進制整數轉換成十六進制數

二進制整數轉換成十六進制數，從低位至高位每4位二進制數對應1位十六進制數碼。例如：

[11101011110111]2=

[3AF7]162．十六進制整數轉換成二進制數

十六進制整數轉換成二進制數，每位十六進制數對應4位二進制數。例如：

[9CB0]16

=

[1001110010110000]2（一）二進制數加法、減法、乘法和除法法則加法法則減法法則乘法法則除法法則0

+

0=00

?

0=00

×

0=00÷1=00

+

1=11

?

0=10

×

1=01÷1=11

+

0=11

?

1=01

×

0=01

+

1=1010

?

1=11

×

1=1【例題1-2】

求二進制數1001+1011的和。解：

【例題1-3】

求二進制數110

×

101的積。解：

【例題1-4】

求二進制數1011?110的差。解：

【例題1-5】

求二進制數10010÷110的商。解：

（二）二進制小數轉換成十進制數

和整數轉換一樣，二進制小數轉換成十進制數仍然是求二進制數的權值和。【例題1-6】將二進制數[110.11]2轉換成十進制數。（三）十進制小數轉換成二進制數十進制小數轉換成二進制數采用乘2取整法。【例題1-7】將十進制數0.375轉換成二進制數。解：利用乘2取整法：

0.375

×

2

=

0.75…………取整數部分0，小數0.750.75

×

2

=

1.5……………取整數部分1，小數0.50.5

×

2

=

1………………取整數部分1，小數0求得[0.375]10

=

[0.011]2。（四）二進制小數與八進制數相互轉換

二進制小數轉換成八進制數的方法是以小數點為界，從左向右每3位作為一個單元，并用對應的八進制數碼表示。例如：二進制數[111.10101]2

=

[7.52]8

八進制小數轉換成二進制數的方法是以小數點為界，每個八進制數碼對應3位二進制數。例如：八進制數[3.15]8

=

[11.001101]2（五）二進制小數與十六進制數相互轉換

二進制小數轉換成十六進制數的方法是以小數點為界，從左向右每4位作為一個單元，并用對應的十六進制數碼表示。例如：二進制數[111.10101]2

=

[7.A8]16

十六進制小數轉換成二進制數的方法是以小數點為界，每個十六進制數碼對應4位二進制數。例如：十六進制數[3.F5]16

=

[11.11110101]2項目二代碼

人們常常希望用十進制方式顯示運算結果，但在數字電路中，參與運算的數據都是以二進制的格式存在的。例如，十進制數21的二進制存儲格式是00010101，如果對其直接編碼顯示，則高4位顯示為“1”，低4位顯示為“5”，顯示的數碼“15”不是十進制數碼“21”。顯然，要想顯示“21”，就要先將二進制數00010101轉換成反映十進制進位關系（即逢十進一）的代碼“00100001”。這種用二進制形式反映十進制數據的代碼稱為BCD碼。在工業生產中，要求生產設備應用可靠性高的代碼，如格雷碼。

用來表示圖形、文字、符號、數字等各種特定信息的多位二進制數的組合稱為二進制代碼。表1-4 十進制數的8421BCD碼對應表十進制數8421BCD碼十進制數8421BCD碼0000081000100019100120010無效碼1010300111011401001100501011101601101110701111111【例題1-8】（1）求十進制數256的8421BCD碼。（2）將十進制數256轉換為二進制數。解：（1）按表1-4可寫出256的8421BCD碼

所以256的8421BCD碼是001001010110。（2）[256]10=

[000100000000]2表1-5 十進制數、二進制數與格雷碼對應關系十進制數二進制數格雷碼十進制數二進制數格雷碼000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000表1-6 ASCII編碼表

b6b5b4b3b2b1b00000010100111001011101110000NULDLESP0@P`p0001SOHDC1!1AQaq0010STXDC2"2BRbr0011ETXDC3#3CScs0100EOTDC4$4DTdt0101ENQNAK%5EUeu0110ACKSYN&6FVfv0111BELETB'7GWgw1000BSCAN(8HXhx1001HTEM)9IYiy1010LFSUB*:JZjz1011VTESC+;K[k{1100FFFS,<L\l|1101CRGS-=M]m}1110SORS.>N^n～1111SIUS/?O_oDEL項目三基本邏輯與邏輯門電路

（一）與邏輯和與門電路與邏輯函數式為L

=

A×B

表1-8 與邏輯真值表輸入A輸入B輸出L

=

A×B0000101001110×0

=

00×1

=

01×0

=

01×1

=

1

與邏輯運算規則：

與邏輯門電路符號：

【例題1-10】設與門電路輸入端A、B的波形如圖1-4所示，試繪出輸出端L的波形。解：只有A、B端波形都為1時，L端波形才為1，據此繪出L端的波形。

圖1-4波形圖

（二）或邏輯和或門電路或邏輯函數式為L

=

A

+

B

表1-9 或邏輯真值表輸入A輸入B輸出L

=

A

+

B000011101111或邏輯運算規則：

或邏輯門電路的符號：

【例題1-11】設或門電路輸入端A、B的波形如圖1-7所示，試繪出輸出端L的波形。解：只有A、B端波形都為0時，L端波形才為0，據此繪出L端的波形。

圖1-7波形圖

（三）非邏輯和非門電路非邏輯函數式為

表1-10 非邏輯真值表輸入A輸出L0110非運算法則：非邏輯門電路符號：

【例題1-12】

設非門電路輸入端A的波形如圖1-10所示，試繪出輸出端L的波形。解：L端的波形與A端的波形反相，據此繪出L端的波形。圖1-10波形圖（四）與非門邏輯電路與非門電路結構和邏輯符號：

表1-11 與非邏輯真值表ABABL0001010110011110【例題1-13】

設與非門電路輸入端A、B的波形如圖1-12所示，試繪出輸出端L的波形。解：只有A、B端波形都為1時，L端波形才為0，據此繪出L端的波形。圖1-12波形圖（五）或非門邏輯電路或非門電路結構和邏輯符號：表1-12 或非邏輯真值表ABA+BL0001011010101110

【例題1-14】設或非門電路輸入端A、B的波形如圖1-14所示，試繪出輸出端L的波形。解：只有當A、B端波形均為0時，L端波形才為1，據此繪出L端的波形。圖1-14波形圖（六）與或非門邏輯電路

圖1-15與或非門電路結構和邏輯符號與或非門的邏輯函數式為

（七）異或門邏輯電路異或門的邏輯函數式為

表1-14異或邏輯真值表輸入A輸入B輸出L000011101110（八）同或門邏輯電路同或門的邏輯函數式為

表1-15 同或邏輯真值表輸入A輸入B輸出L

=

A⊙B001010100111（一）仿真實驗1測試與門電路的邏輯功能圖1-18測試與門邏輯的電路表1-16 與邏輯測試表輸入A輸入B輸出L00011011

測試與門邏輯的電路如圖1-18所示，在Multisim2001軟件工作平臺上操作步驟如下。（1）從混合元器件庫中拖出2輸入端與門邏輯符號U1。（2）從電源庫中拖出電源VCC和接地。（3）從基本元器件庫中拖出2個電阻（阻值1kΩ）。（4）從基本元器件庫中拖出2個開關，將開關的操作鍵定義為A、B。（5）從顯示器材庫中拖出指示燈X1。（6）完成電路連接后按下仿真開關進行測試。（7）按照表1-16中所示數據操作按鍵A或B，并將輸出結果填入表1-16中。（8）檢查測試結果是否符合與邏輯。（二）仿真實驗2測試或門電路的邏輯功能圖1-19測試或門邏輯的電路

表1-17 或邏輯測試表輸入A輸入B輸出L00011011（三）仿真實驗3測試非門電路的邏輯功能圖1-20測試非門邏輯的電路

表1-18 非邏輯測試表輸入A輸出L01（四）仿真實驗4測試與非門電路的邏輯功能圖1-21測試與非門邏輯的電路

表1-19 與非邏輯測試表輸入A輸入B輸出L00011011（五）仿真實驗5測試異或門電路的邏輯功能圖1-22測試異或門邏輯的電路

表1-20 異或邏輯測試表輸入A輸入B輸出L00011011項目四集成門電路

集成電路可以將一個完整的邏輯電路中的全部元器件和連線制作在一塊很小的半導體芯片上，它具有體積小，重量輕、速度快、功耗低、可靠性高等優點。某14個管腳的集成電路外形如圖1-28所示。其管腳排列為凹口處左下角管腳為1，從頂端看按逆時針方向順序編號。圖1-28集成電路管腳排列圖1-29TTL與非門7430和CMOS非門CD4069（一）TTL集成門電路圖1-30TTL集成與非門2．工作原理典型值最大值最小值電源電壓VCC5V5.25V4.75V輸出高電平3.6V輸出低電平0.3V輸入低電平0.3V0.8V0輸入高電平3.6VVCC1.8V輸出電流16mA（74系列）20mA（H、S系列）8mA（LS系列）扇出能力40個同類門頻率特性<35MHz表1-21 TTL集成電路的參數3．TTL集成電路的參數表1-22 74系列TTL集成電路分類型號名稱型號名稱74××標準型74AS××先進肖特基型74LS××低功耗肖特基型74ALS××先進低功耗肖特基型74S××肖特基型74F××高速型4．TTL集成電路的分類表1-23 74系列TTL集成電路正常阻值測試種類正向電阻值反向電阻值電源正極與負極之間十幾kΩ～100kΩ7kΩ其他管腳與負極之間100kΩ～∞7～10kΩ

TTL電路的電源電壓范圍很窄，通常為4.75～5.25V，典型值為VCC

=

5V。輸入信號電壓不得高于VCC，也不得低于GND（地電位）。不能帶電插拔集成電路，必須在拔插前切斷電源。集成電路及其引線應遠離脈沖高壓源等裝置。連接集成電路的引線要盡量短。5．判斷TTL集成電路好壞的方法6．TTL集成電路使用注意事項

TTL集成電路的多余輸入端最好不要懸空。雖然懸空相當于高電平，并不影響“與門、與非門”的邏輯關系，但懸空容易受干擾，有時會造成電路誤動作。因此，多余輸入端要根據實際需要作適當處理。例如，“與門、與非門”的多余輸入端可直接接到電源VCC上或將多余的輸入端與正常使用的輸入端并聯使用。對于“或門、或非門”的多余輸入端應直接接地。對于多余的輸出端，應該懸空處理，決不允許直接接到電源或地。否則會產生過大的短路電流而使器件損壞。7．TTL集成電路多余輸入、輸出端的處理（二）CMOS集成門電路輸出與輸入之間符合“非”邏輯關系

1．CMOS集成非門當A為高電平時，VT1管導通，VT2管截止，輸出端L為低電平。當A為低電平時，VT2管導通，VT1管截止，輸出端L為高電平。（1）手拿CMOS器件時，應拿芯片的兩頭，盡量避免碰其管腳。（2）在焊接中應盡量使用集成電路插座，待焊接完成后再插入CMOS。（3）保存CMOS器件時，應插在導電泡沫橡膠上或用錫箔紙包好。（4）CMOS器件輸入端不能懸空，必須與邏輯電路輸出端相連，或按邏輯要求經電阻接VDD（電源正極）或VSS（電源負極。（5）在未加電源電壓的情況下，不允許在CMOS集成電路輸入端接入信號。開機時，應先加電源電壓，再加輸入信號；關機時，應先關掉輸入信號，再切斷電源。（6）CMOS集成電路輸出端不允許與VDD或VSS直接短接。一般情況下，不同的集成電路輸出端不得直接并聯。（7）CMOS器件一般輸出電流驅動能力都比較小，若直接驅動發光二極管，其工作電流不能像TTL器件那樣大，可以采用同片相同功能輸出端并聯的方法，提高驅動能力。（8）CMOS集成電路的信號輸入端電壓不應超過電源電壓VDD或低于地電位；輸入端電流的最大定額為10mA。（9）當CMOS集成電路與TTL集成電路電源電壓不相等時，邏輯功能端通常不能直接連接。如果相等，可以直接連接。2．使用CMOS型集成電路應注意的問題（三）TTL集成電路與CMOS集成電路的區別1．從型號上區別

TTL型集成電路型號上標有74××××。

CMOS型集成電路型號上標有CC××××、CD××××、HD××××。2．從電源電壓上區別

TTL型集成電路的電源電壓為5V；電源符號是VCC，接地符號是GND。

CMOS型集成電路的電源電壓為3～18V；電源符號是VDD，接地符號是VSS。3．從輸出電壓的動態范圍上區別

TTL型集成電路輸出電壓高電平為3.6V，低電平為0.3V，動態范圍是3.3V。

CMOS型集成電路輸出電壓高電平接近電源電壓，低電平為0V，動態范圍是整個電源電壓。（四）集電極開路門（OC門）

OC門是指輸出級晶體管的集電極上無負載電阻，也沒有連接電源。工作時需要外接負載電阻R和驅動電壓U。

OC門在邏輯功能上可以實現線與，即兩個以上的OC門的輸出端可以直接連接，當某一個輸出端為低電平時，公共輸出端L為低電平，即實現“線與”邏輯功能。（五）三態門

在三態輸出的門電路中，輸出端除了“0”、“1”以外，還有第3種可能的狀態—高阻態（Z）。使能端EN有個小圓圈表示低電平有效，使能端沒有小圓圈則表示高電平有效。圖1-35三態門用于總線信號傳送電路（一）實驗1測試74LS08與門邏輯功能圖1-3674LS08四2輸入端與門

操作步驟如下。（1）關閉穩壓電源開關，將集成電路塊（IC）74LS08插入集成電路14P插座上。（2）將+5V電源接到IC的管腳14，將電源負極接到IC的管腳7。（3）將邏輯門的輸入端1、2用跳線接到邏輯電位上，高電平為邏輯1，低電平為邏輯0。（4）將邏輯門的輸出端3用跳線接到LED指示器上，LED亮為邏輯1，不亮為邏輯0。（5）改變輸入端的電位，并將測試結果記入表1-24中。（6）檢查測試結果是否符合與門邏輯。表1-24 74LS08與門邏輯測試表輸入端1輸入端2輸出端300011011（二）實驗2測試74LS32或門邏輯功能圖1-3774LS32四2輸入端或門

（三）實驗3測試74LS04非門邏輯功能圖1-3874LS04六非門（四）實驗4測試74LS00與非門邏輯功能圖1-3974LS00四2輸入端與非門

（五）實驗5測試74LS86異或門邏輯功能圖1-4074LS86四異或門

項目五邏輯代數定律與邏輯化簡

（一）邏輯代數運算規則和基本定律1．運算規則邏輯代數的運算規則如表1-29所示。

表1-29 邏輯代數運算規則2．交換律、結合律和分配律表1-30 邏輯代數交換律、結合律和分配律3．吸收律表1-31 邏輯代數吸收律4．摩根定律

表1-32 邏輯代數摩根定律（二）公式化簡法1．用并項法化簡邏輯函數2．用吸收法化簡邏輯函數3．用消去法化簡邏輯函數4．用配項法化簡邏輯函數（三）卡諾圖化簡法1．邏輯函數的最小項與真值表

【例題1-17】寫出邏輯函數L

=

A(B

+

C)的真值表。

解：函數有3個變量A、B、C，全部變量的組合數為8種，用配項法將邏輯函數式轉換為標準的與或式（最小項式）。按原變量對應1，反變量對應0的關系，確定各最小項的值，做出的真值表如表1-36所示。表1-36 L