本章節我們來說說最根本的測試——開短路測試〔Open-ShortTest〕，說說測試的目的和方法。一．測試目的Open-ShortTest也稱為ContinuityTest或ContactTest，用以確認在器件測試時所有的信號引腳都與測試系統相應的通道在電性能上達成了連接，并且沒有信號引腳與其他信號引腳、電源或地發生短路。測試時間的長短直接影響測試本錢的上下，而減少平均測試時間的一個最好方法就是盡可能早地發現并剔除壞的芯片。Open-Short測試能迅速檢測出DUT是否存在電性物理缺陷，如引腳短路、bondwire缺失、引腳的靜電損壞、以及制造缺陷等。別的，在測試開始階段，Open-Short測試能實時見告測試機一些與測試配件相關的問題，如ProbeCard或器件的Socket沒有正確的連接。二．測試方法Open-Short測試的條件在器件的規格數或測試方案書里平時不會提及，

但是對大多數器件而言，它的測試方法及參數都是標準的，這些標準值會在稍后給出。基于PMU的Open-Short測試是一種串行〔Serial〕靜態的DC測試。首先將器件包括電源和地的所有管腳拉低至“地〞〔即我們常說的清0〕，接著連接PMU到單個的DUT管腳，并驅動電流順著偏置方向經過管腳的保護二極管——一個負向的電流會流經連接到地的二極管〔圖3-1〕，一個正向的電流會流經連接到電源的二極管〔圖3-2〕，電流的大小在100uA到500uA之間就足夠了。大家知道，當電流流經二極管時，會在其P-N結上引起大體的壓降，我們接下往來檢測連接點的電壓就可以知道結果了。既然程序控制PMU去驅動電流，那么我們必須設置電壓鉗制，去限制Open管腳引起的電壓。Open-Short測試的鉗制電壓一般設置為3V——當一個Open的管腳被測試到，它的測試結果將會是3V。串行靜態Open-Short測試的優點在于它使用的是DC測試，當一個無效〔failure〕發生時，其正確的電壓測量值會被數據記錄〔datalog〕真實地檢測并顯示出來，無論它是Open引起仍是Short致使。缺點在于，從測試時間上考慮，會要求測試系統對DUT的每個管腳都有相應的獨立的DC測試單元。關于擁有PPPMU結構的測試系統來說，這個缺點就不存在了。自然，Open-Short也可以使用功能測試〔FunctionalTest〕來進行，我會在后邊相應的章節提及。圖3-1.對地二極管的測試測試下方連接到地的二極管，用PMU抽取大體-100uA的反向電流；設置電壓下限為，低于〔如-3V〕為開路；設置電壓上限為，高于〔如〕為短路。此方法僅限于測試信號管腳〔輸入、輸出及IO口〕，不能應用于電源管腳如VDD和VSS.圖3-2.對電源二極管的測試測試上方連接到電源的二極管，用PMU驅動大體100uA的正向電流；設置電壓上限為，高于〔如3V〕為開路；設置電壓下限為，低于〔如〕為短路。此方法僅限于測試信號管腳〔輸入、輸出及IO口〕，不能應用于電源管腳如VDD和VSS.電源類管腳結構和信號類管腳不同樣，無法照搬上述測試方法。但是也可以測試其開路情形，如按照的良品的測量值，直接去設置上下限。第四章.DC參數測試〔1〕大綱本章節我們來說說DC參數測試，大體有以下內容，歐姆定律等基礎知識DC測試的各樣方法各樣DC測試的實現各類測試方法的優缺點根本術語在大家看DC測試局部從前，有幾個術語大家仍是應該知道的，如下：HotSwitching熱切換，即我們常說的帶電操作，在這里和relay〔繼電器〕相關，指在有電流的情況下斷開relay或閉合relay的瞬間就有電流流過〔如：閉合前relay兩端的電位不等〕。熱切換會減少relay的使用壽命，甚至直接損壞relay，好的程序應防備使用熱切換。Latch-up閂鎖效應，由于在信號、電源或地等管腳上施加了錯誤的電壓，在CMOS器件內部引起了大電流，造成局部電路受損甚至燒毀，致使器件壽命縮短或潛在無效等災難性的結果。BinningBinning〔我很苦惱這玩意漢語怎么說——譯者〕是一個按照芯片測試結果進行自動分類的過程。在測試程序中，平時有兩種Binning的方式——hardbinning和softbinning.Hardbinning控制物理硬件實體〔如機械手〕將測試后的芯片放到實際的地址中去，這些地址平時放著包裝管也許托盤。Softbinning控制軟件計數器記錄良品的種類和不良品的種類，便于測試中確定芯片的無效種類。Hardbinning的數目受到外部自動設備的限制，而Softbinning的數目原那么上沒有限制。下面是一個Binning的例子：Bin#種類01100MHz下良品0275MHz下良品10Open-Short測試不良品11整體IDD測試不良品12整體功能測試不良品1375MHz功能測試不良品14功能測試VIL/VIH不良品15DC測試VOL/VOH不良品16動向/靜態IDD測試不良品17IIL/IIH漏電流測試不良品從上面簡單的例子中我們可以看到，Hardbin0，Softbin01-02是良品，是我們常說的GoodBin；而Hardbin1,Softbin10-17是不良品，也就是我們常說的FailedBin。測試程序必須經過硬件接口提供必要的Binning信息給handler，當handler接收到一個器件的測試結果，它會去判讀其Binning的信息，根據信息將器件放置到相應地址的托盤或管帶中。第四章.DC參數測試〔2〕ProgramFlow測試程序流程中的各個測試項之間的關系對DC測試來說是重要的，好多DC測試要求前提條件，如器件的邏輯必須到達規定的邏輯狀態要求，因此，在DC測試實施從前，平時功能測試需要被考據無誤。如果器件的功能不正確，那么后邊的DC測試結果是沒有意義的。圖4-1的測試流程圖圖解了一個典型的測試流程，我們可以看到GrossFunctionalTest在DCTest從前實施了，這將保證所有的器件功能都已經完全實現，并且DC測試所有的前提條件都是知足要求的。我們在擬定測試程序中的測試流程時要考慮的因素不少，最重要的是測試流程對生產測試效率的影響。一個好的流程會將根本的測試放在前面，盡可能早的發現可能出現的無效，以提升測試效率，縮短測試時間。其余需要考慮的因素可能有：測試中的信息收集、良品等級區分等，保證你的測試流程知足所有的要求。圖4-1.測試流程生產測試進行一段時間后，測試工程師應該去看看測試記錄，決定是否需要對測試流程進行優化——出現不良品頻率較高的測試項應該放到流程的前面去。TestSummary測試大綱提供了說明測試結果的統計信息，它是為良率解析提供依據的，因此需要盡可能多地包含相關的信息，最少應該包含總測試量、總的良品數、總的不良品數以及相應的每個子分類的不良品數等。在生產測試進行的時候，經常地去看一下TestSummary可以實時地去監控測試狀態。圖4-2顯示的是一個Summary的實例。第四章.DC參數測試〔3〕DC測試與隱藏電阻好多DC測試或考據都是經過驅動電流測量電壓也許驅動電壓測量電流實現的，

其實質是測量電路中硅介質產生的電阻值。當測試模式為驅動電流時，測量到的電壓為這局部電阻上產生的電壓；與之相似，驅動電壓時，測量到的電流為這局部電阻消耗的電流。我們按照器件規格書來設計半導體電路，根本上每條半導體通路的導通電壓、電路電阻等詳細的參數都已規定；整體傳導率也可能隨著器件不同的功能狀態而改變，而處于全導通、半導通和不導通的狀態。在DC參數測試中歐姆定律用于計算所測試的電阻值，考據或調試DC測試時，我們可以將待測的電路看作電阻來消除可能存在的缺陷，經過驅動和測量獲得的電壓和電流值可以計算出這個假設電阻的阻抗。ParameterDescriptionTestConditionsMinMaxUnitVOLOutputLowVoltageVDD=Min,IOL=V我們可以用VOL這個參數來舉例說明：VOL=，IOL=，這個參數陳述了輸出門電路驅動邏輯0時在輸出8mA電流情況下其上的電壓不能高于這樣一個規那么。認識了這個信息，我們可以經過歐姆定律去計算器件管腳上擁有的輸出電阻，看它是否知足設計要求。經過定律公式R=V/I我們可以知道，器件設計時，其輸出電阻不能高于50ohm，但是我們在規格書上看不到“輸出電阻〞字樣，取而代之的是VOL和IOL這些信息。注：好多情況下我們可以用電阻代替待測器件去考據整個測試相關環節的正確性，它能排除DUT以外的錯誤，如程序的錯誤或負載板的問題，是特別有效的調試手段。第四章.DC參數測試〔4〕-VOH/IOHVOH/IOHVOH指器件輸出邏輯1時輸出管腳上需要保證的最低電壓〔輸出電平的最小值〕；IOH指器件輸出邏輯1時輸出管腳上的負載電流〔為拉電流〕。下表是256x4靜態RAM的VOH/IOH參數說明：ParameterDescriptionTestConditionsMinMaxUnitVOHOutputHighVoltageVDD=,IOH=V測試目的VOH/IOH測試實際上測量的是輸出管腳在輸出邏輯1時的電阻，此測試保證輸出阻抗滿足設計要求，并保證在嚴格的VOH條件下提供所定義的IOH電流。測試方法VOH/IOH測試可以經過靜態或動向方式實現，這里我們先說說靜態方法。如圖4-3，靜態測試時，器件的所有輸出管腳被預置到輸出邏輯1狀態，測試機的PMU單元經過內部繼電器的切換連接到待測的輸出管腳，接著驅動〔拉出〕IOH電流，測量此時管腳上的電壓值并與定義的VOH相比較，如果測量值低于VOH，那么判不合格。關于單個PMU的測試機來說，這個過程不斷地被重復直到所有的輸出管腳都經過測試，而PPPMU結構的測試機那么可以一次達成。注：1〕使用VDDmin作為此測試最差情形；2〕IOH是拉出的電流，對測試機來說它是負電流；3〕測試時需要設置電壓鉗制。圖測試阻抗計算VOH測試查驗了器件當輸出邏輯1時輸出管腳輸送電流的能力，另一種查驗這種能力的途徑那么是測量邏輯1狀態時輸出端口的阻抗。如圖4-4，施加在等效電路中電阻上的壓降為E=，I=，那么R=E/I=452ohm，那么此輸出端口的阻抗低于452ohm時，器件合格。在調試、分析過程中將管腳電路合理替換為等效電路可以幫助我們簡化思路，是個不錯的方法。圖4-4.等效電路故障尋找開始TroubleShooting前，翻開dataloger紀錄測量結果，如果待測器件有自己的標準，測試并紀錄測量結果后，所得結果不外乎以下三種情況：1．VOH電壓正常，測試經過；2．在正確輸出邏輯1條件下，VOH電壓測量值低于最小限定，測試不經過；3．在錯誤的輸出條件下，如邏輯0，VOH電壓測量值遠低于最小限定，測試不經過。這種情況下，測試機依舊試圖驅動反向電流到輸出管腳，而管腳因為狀態不對會表現出很高的阻抗，這樣會在PMU上引起一個負壓，這時保護二極管會起作用，將電壓限制在左右。當故障〔failure〕發生時，我們需要察看datalog中的電壓測量值以確定故障種類，是上述的第2種情況仍是第3種Datalogof:VOH/IOHSerial/StatictestusingthePMUPinForce/rngMeas/rngMinMaxResultPIN110mA8VVPASSPIN210mA8VVFAILPIN310mA8VVPASSPIN410mA8VVPASSPIN510mA8VVPASSPIN610mA8VVFAIL如果只是測量值低于最小限定，那么很可能是器件自己的缺陷，如上面datalog中pin2的無效，從中我們可以看到測試發生時預辦理成功實現，器件處于正確的邏輯狀態，而輸出端的阻抗很大。這有可能是測試硬件上的阻抗附加到了其中，因此對測試機及測試配件的校驗工作就顯得很重要了。故障也可能是因為器件沒有正確地進行預辦理而致使邏輯狀態不對引起的，上面datalog中pin6的無效就是這種情況。在進行DC測試從前，應該保證進行預辦理的向量正確無誤，這就要將預辦理工作看作一項功能測試來進行。在測試流程中，代表預辦理功能的測試項應該放到相應的DC測試項從前。只有它經過了保證了預辦理已經正確實施，我們才去做DC測量；否那么我們就要花時間去解決預辦理功能的測試問題。只有輸出被設定為正確地狀態，VOH/IOH測試才有意義。VOL/IOLVOL指器件輸出邏輯0時輸出管腳上需要壓制的最高電壓〔輸出電平的最大值〕；IOL指器件輸出邏輯0時輸出管腳上的負載電流〔為灌電流〕。下表是256x4靜態RAM的VOL/IOL參數說明：Parameter

Description

TestConditions

Min

Max

UnitVOL

OutputLowVoltage

VDD=,IOL=

V測試目的VOL/IOL測試實際上測量的是輸出管腳在輸出邏輯足設計要求，并保證在嚴格的VOL條件下吸收所定義的腳必須吃進規格書定義的最小電流而保持正確的邏輯狀態。

0時的電阻，此測試保證輸出阻抗滿IOL電流。換句話說，器件的輸出管測試方法與VOH/IOH同樣，VOL/IOL測試也可以經過靜態或動向方式實現，這里我們仍是先說說靜態方法。如圖4-5，靜態測試時，器件的所有輸出管腳被預置到輸出邏輯0狀態，測試機的PMU單元經過內部繼電器的切換連接到待測的輸出管腳，接著驅動〔灌入〕IOL電流，測量此時管腳上的電壓值并與定義的VOL相比較，如果測量值高于VOL，那么判不合格。對于單個PMU的測試機來說，這個過程不斷地被重復直到所有的輸出管腳都經過測試，而PPPMU結構的測試機那么可以一次達成。注：1〕使用VDDmin作為此測試最差情形；2〕IOL是灌入的電流，對測試機來說它是正電流；3〕測試時需要設置電壓鉗制。圖測試阻抗計算VOL測試查驗了器件當輸出邏輯0時輸出管腳吸收電流的能力，另一種查驗這種能力的途徑那么是測量邏輯0狀態時輸出端口的阻抗。如圖4-6，施加在等效電路中電阻上的壓降為E=VOL-VSS=，I=8mA，那么R=E/I=50ohm，那么此輸出端口的阻抗低于50ohm時，器件合格。圖4-6.等效電路故障尋找開始TroubleShooting前，翻開dataloger紀錄測量結果，如果待測器件有自己的標準，測試并紀錄測量結果后，所得結果不外乎以下三種情況：1.VOL電壓正常，測試經過；在正確輸出邏輯0條件下，VOL電壓測量值高于最大限定，測試不經過；在錯誤的輸出條件下，如邏輯1，VOL電壓測量值遠高于最大限定，測試不經過。這種情況下，datalog中將顯示程序中設定的鉗制電壓值。當故障〔

failure〕發生時，我們需要察看

datalog中的電壓測量值以確定故障種類，是上述的第2種情況仍是第3種Datalogof:VOL/IOLSerial/StatictestusingthePMUPinForce/rngMeas/rngMinMaxResultPIN120mA130mV/8V400mVPASSPIN220mA421mV/8V400mVFAILPIN310mA125mV/8V400mVPASSPIN410mA90mV/8V400mVPASSPIN510mA205mV/8V400mVPASSPIN610mA8V400mVFAIL如果只是測量值高于最大限定，那么很可能是器件自己的缺陷，如上面datalog中pin2的無效，從中我們可以看到測試發生時預辦理成功實現，器件處于正確的邏輯狀態，而輸出端的阻抗稍大。這有可能是測試硬件上的阻抗附加到了其中，因此對測試機及測試配件的校驗工作就顯得很重要了。故障也可能是因為器件沒有正確地進行預辦理而致使邏輯狀態不對引起的，上面datalog中pin6的無效就是這種情況。在進行DC測試從前，應該保證進行預辦理的向量正確無誤，這就要將預辦理工作看作一項功能測試來進行。在測試流程中，代表預辦理功能的測試項應該放到相應的DC測試項從前。只有它經過了保證了預辦理已經正確實施，我們才去做DC測量；否那么我們就要花時間去解決預辦理功能的測試問題。同樣，只有輸出被設定為正確地狀態，VOL/IOL測試才有意。第四章.DC參數測試〔7〕-StaticIDD靜態指器件處于非活動狀態，IDD靜態電流就是指器件靜態時Drain到GND消耗的漏電流。靜態電流的測試目的是保證器件低功耗狀態下的電流消耗在規格書定義的范圍內，對于依靠電池供電的便攜式產品的器件來說，此項測試格外重要。下表是一個靜態電流參數的例子：ParameterDescriptionTestConditionsMinMaxUnitsPowerSupplyVDD=Input=VDDIout=0IDDStatic+22uACurrent測試方法靜態IDD也是測量流入VDD管腳的總電流，與GrossIDD不同的是，它是在運行一定的測試向量將器件預辦理為的狀態后進行，典型的測試條件是器件進入低功耗狀態。測試時，器件保持在低功耗裝態下，去測量流入VDD的電流，再將測量值與規格書中定義的參數對照，判斷測試經過與否。VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結果，這些參數必須嚴格按照規格書的定義去設置。設計人員應該準備正確的向量序列以達成對器件的預辦理，將器件帶入低功耗模式，如果向量的效果不理想，那么需要進一步完善，精準的預辦理序列是進行靜態IDD測試的重點。測試硬件外圍電路的旁路電容會影響測試結果，如果我們希望的IDD電流特別小，比方微安級，在測量電流前增加一點延遲時間也許會很有幫助。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以保證測量結果的精準。圖4-10.靜態電流測試阻抗計算靜態電流測試實際上測量的也是器件VDD和GND之間的阻抗，當VDD電壓定義在、IDD上限定義在22uA，根據歐姆定律我們能獲得可接受的最小阻抗，如圖4-11，最小的阻抗應該是歐姆。圖4-11.等效電路故障尋找靜態電流測試的故障尋找和GrossIDD大同小異，datalog中的測試結果也無非三種：電流在正常范圍，測試經過；電流高于上限，測試不經過；電流低于下限，測試不經過。Datalogof:StaticIDDCurrentusingthePMUPinForce/rng

Meas/rng

MinMax

ResultVDD110V25uA-1uA+22uAPASS同樣，當測試不經過的情況發生，我們要就要找找非器件的原因了：將器件從socket上拿走，運行測試程序空跑一次，測試結果應該為0電流；如果不是，那么說明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比方移走Loadboard再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精準點的電阻代替器件去驗證測試機的結果的精準度。在單顆DUT上重復測試時，靜態電流測試的結果應該保持一致性，且將DUT拿開再放回重測的結果也應該是一致和穩定的。IDDStaticCurrent靜態指器件處于非活動狀態，IDD靜態電流就是指器件靜態時Drain到GND消耗的漏電流。靜態電流的測試目的是保證器件低功耗狀態下的電流消耗在規格書定義的范圍內，關于依靠電池供電的便攜式產品的器件來說，此項測試格外重要。下表是一個靜態電流參數的例子：Parameter

Description

TestConditions

Min

Max

UnitsPowerSupply

VDD=Input=VDDIout=0IDDStatic

+22

uACurrent測試方法靜態IDD也是測量流入VDD管腳的總電流，與GrossIDD不同的是，它是在運行一定的測試向量將器件預辦理為的狀態后進行，典型的測試條件是器件進入低功耗狀態。測試時，器件保持在低功耗裝態下，去測量流入VDD的電流，再將測量值與規格書中定義的參數對照，判斷測試經過與否。VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結果，這些參數必須嚴格按照規格書的定義去設置。設計人員應該準備正確的向量序列以達成對器件的預辦理，將器件帶入低功耗模式，如果向量的效果不理想，那么需要進一步完善，精準的預辦理序列是進行靜態IDD測試的重點。測試硬件外圍電路的旁路電容會影響測試結果，如果我們希望的IDD電流特別小，比方微安級，在測量電流前增加一點延遲時間也許會很有幫助。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以保證測量結果的精準。圖4-10.靜態電流測試阻抗計算靜態電流測試實際上測量的也是器件

VDD和

GND之間的阻抗，當

VDD電壓定義在、

IDD上限定義在

22uA，根據歐姆定律我們能獲得可接受的最小阻抗，如圖

4-11，最小的阻抗應該是歐姆。圖4-11.等效電路故障尋找靜態電流測試的故障尋找和GrossIDD大同小異，datalog中的測試結果也無非三種：1.電流在正常范圍，測試經過；2.電流高于上限，測試不經過；3.電流低于下限，測試不經過。Datalogof:StaticIDDCurrentusingthePMUPinForce/rng

Meas/rng

MinMax

ResultVDD110V25uA-1uA+22uAPASS同樣，當測試不經過的情況發生，我們要就要找找非器件的原因了：將器件從

socket上拿走，運行測試程序空跑一次，

測試結果應該為

0電流；如果不是，那么說明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，

比方移走

Loadboard再運行程序，這樣就可以判斷測試機是否有問題。

我們也可以用精準點的電阻代替器件去驗證測試機的結果的精準度。在單顆

DUT上重復測試時，靜態電流測試的結果應該保持一致性，且將

DUT拿開再放回重測的結果也應該是一致和穩定的。第四章.DC參數測試〔8〕-IDDQ&DynamicIDDIDDQIDDQ是指當CMOS集成電路中的所有管子都處于靜止狀態時的電源總電流。IDDQ測試目的是測量邏輯狀態考據時的靜止〔穩定不變〕的電流，并與標準靜態電流相比較以提升測試覆蓋率。IDDQ測試運行一組靜態IDD測試的功能序列，在功能序列內部的各個獨立的斷點，進行6-12次獨立的電流測量。測試序列的目標是，在每個斷點考據考據總的IDD電流時，盡可能多地將內部邏輯門進行開-關的切換。IDDQ測試能直接發現器件電路核心是否存在其他方法無法檢測出的較小的損害。IDDDynamicCurrent動向指器件處于活動狀態，IDD動向電流就是指器件活動狀態時Drain到GND消耗的電流。動向電流的測試目的是保證器件工作狀態下的電流消耗在規格書定義的范圍內，關于依靠電池供電的便攜式產品的器件來說，此項測試也是很重要的。下表是一個動向電流參數的例子：ParameterDescriptionTestConditionsMinMaxUnitsIDDPowerSupplyVDD=f=fMAX=66MHz18mADynamicCurrent測試方法動向IDD也是測量流入VDD管腳的總電流，平時由PMU或DPS在器件于最高工作頻率下運行一段連續的測試向量時實施，測量結果與規格書中定義的參數對照，判斷測試經過與否。與靜態IDD測試相似，VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結果，這些參數必須嚴格按照規格書的定義去設置。一些測試系統擁有使用DPS測量電流的能力，但是硬件所提供的精度限制了其對低電流測試的可靠度。如果DPS測量電流的精準度缺乏以勝任我們對精度的要求，我們就需要使用PMU來獲取更高精度，代價是測試時間的增加。設計人員應該準備正確的向量序列以達成對器件的預辦理，將器件帶入最高功耗的工作模式，如果向量的效果不理想，那么需要進一步完善，精準的預辦理序列也是進行動向IDD測試的重點，測試硬件外圍電路的旁路電容也會影響測試結果。如圖4-12。圖4-12.動向電流測試阻抗計算動向電流測試實際上測量的是器件全速運行時

VDD和

GND之間的阻抗，當

VDD電壓定義在、

IDD上限定義在

18mA，根據歐姆定律我們能獲得可接受的最小阻抗，如圖

4-13，最小的阻抗應該是

292歐姆。圖4-13.等效電路故障尋找動向電流測試的故障尋找和GrossIDD也是大同小異，datalog中的測試結果也無非三種：電流在正常范圍，測試經過；電流高于上限，測試不經過；電流低于下限，測試不經過。Datalogof:DynamicIDDCurrentusingtheDPSPinForce/rngMeas/rngMinMaxResultDPS110v25ma-1ma+18maPASS同樣，當測試不經過的情況發生，我們要就要找找非器件的原因了：將器件從socket上拿走，運行測試程序空跑一次，和GrossIDD及靜態IDD同樣，測試結果應該為0電流；如果不是，那么說明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比方移走Loadboard再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精準點的電阻代替器件去考據測試機的結果的精準度。測試動向IDD時，PMU上的時間延遲應該被考慮到，這需要我們做一些試驗性的工作以確定這些因素。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以確保測量結果的精準。在單顆DUT上重復測試時，動向電流測試的結果也應該保持一致性，且將DUT拿開再放回重測的結果也應該是一致和穩定的。第四章.DC參數測試〔9〕-IIL/IIHTEA1708用于X電容的自動放電IC擁有自動放電功能集成有500伏鉗位電路電源浪涌期間保護IC支持用大容量X電容器更簡略的應用設計入電流〔IIL/IIH〕測試IIL是驅動低電平〔L〕時的輸入〔I〕電流〔I〕，IIH那么是驅動高電平〔H〕時的輸入〔I〕電流〔I〕。下表是256x4靜態RAM的IIL/IIH參數說明：ParameterDescriptionTestConditionsMinMaxUnitsInputLoadVDD=≤Vin≤VDDIIL，IIHCurrent-1010uA測試目的IIL測試測量的是輸入管腳到到VDD的阻抗，IIH測量的那么是輸入管腳到VSS的阻抗。此項測試保證輸入阻抗知足參數設計要求，并保證輸入端不會吸收高于器件規格書定義的IIL/IIH電流。別的，這也是考據和發現COMS工藝制程中是否存在問題的好方法。IIL/IIH測試方法有不少，下面一一表述。串行〔靜態〕測試法進行IIL測試時，首先電源端施加VDDmax，所有的輸入管腳經過PinDriver施加VIH預辦理為邏輯1狀態；接著經過切換將DC測量裝置〔如PMU〕連接到待測的管腳，驅動低電平輸入，測量其電流并與期間規格書中定義的IIL邊界進行比較；達成后再切換到下一個待測引腳。這個過程不斷重復知道所有的輸入管腳均達成測試。圖4-14.串行/靜態測試〔IIL〕與之近似，進行IIH測試時，首先電源端施加VDDmax，所有的輸入管腳經過PinDriver施加VIL預辦理為邏輯0狀態；接著經過切換將PMU連接到待測的管腳，驅動高電平輸入，測量其電流并與期間規格書中定義的IIH邊界進行比較；達成后再切換到下一個待測引腳。這個過程不斷重復知道所有的輸入管腳均達成測試。與IIL不同之處在于，IIH測試要求電壓鉗制，測試時要確認VDD、Vin及IIL/IIHlimit等的設置正確。圖4-15.串行/靜態測試〔IIH〕在對某個管腳進行測試時，IIL測試和IIH測試是交替而獨立進行的，先驅動低電平測量電流，再驅動高電平測量電流，然后管腳在下一個管腳測試前恢復為最初的狀態。串行靜態測試的優點在于，可以單獨地每一個管腳上的電流；別的，因為被測的管腳與其它輸入管腳接受的電平不同樣，故管腳與管腳之間的漏電流路徑都會展現。缺點也是有的，那就是測試時間的增加。注意，關于一些種類的DUT，將所有輸入設置為低也許高也許會引起一些問題，如將器件帶入未知狀態，這需要預先對待測器件的功能真值表進行確認。還要注意的是，其他雙向IO管腳在進行IIL/IIH測試時可能會意外翻開，如果這些引腳由測試機驅動，高的IDD電流可能引起DUT內部供電電壓低于輸入測試電壓，以便輸入保護裝置吸收多出的電流；如果DUT是CMOS工藝，就算這些雙向IO管腳處于懸空狀態，依舊有高電流產生的可能。解決方法是，在這些管腳上加上輸出負載，把它們固定成邏輯1或邏輯0電平，這樣即便它們翻開了，電流也被負載電路給限制了。阻抗計算當管腳上施加的是VDD電平，IIL/IIH測試實際上測量的是此管腳到VSS的阻抗；相反，當管腳上施加的是VSS電平，IIL/IIH測試實際上測量的那么是此管腳到VDD的阻抗。經過施加電壓測量電流，我們可以根據歐姆定律計算出其輸入阻抗。器件的規格書定義了輸入管腳施加VDDmax電壓下允許流入管腳的最大電流，抗。如圖4-16情況下，輸入阻抗必須大于

從中我們可以得出器件必需具備的最小輸入阻525Kohm測試才會經過。圖IIH阻抗計算并行測試法有些測試系統擁有perpinPMU的架構，這允許它進行并行的漏電流測試。所謂并行就是所有的輸入管腳同時而獨立地施加電壓并進行電流測量——驅動邏輯1到所有的輸入管腳，同時測量它們的電流；接著驅動邏輯0到所有的輸入管腳，再去測量它們的電流。測量的結果與程序中設定的邊界相比較以判斷器件經過與否。并行漏電流測試的優點在于其速度快，所有的待測管腳同一時間測試達成，節約了大量測試時間。缺點有二，一是因為所有管腳同時施加相同的電平，管腳間的漏電流難以發現；二是要求測試機擁有perpinPMU結構，增加了硬件本錢。圖4-17.并行測試〔IIL/IIH〕集體測試法局部測試系統可以進行集體漏電流測試〔群測〕，就是單個的PMU連接到所有的輸入管腳，在同一時間測量整體的電流：驅動所有輸入管腳到邏輯1點平，測量總電流；再驅動所有輸入管腳到邏輯0點平，測量總電流。測量的結果與程序中設定的邊界相比較以判斷器件經過與否。集體測試法的電流邊界是基于器件規格書中的單獨管腳的限定而設置的，如求和。如果實際測量的電流值，那么我們平時需要按照前面介紹的串行/靜態測試法對每個管腳進行獨立的測試。群測法對COMS器件的測試效果較好，因為COMS器件的輸入阻抗較高，平時我們測得的都是0電流，如果有異常，表現很顯然。局部情況下不能使用群測法，如有特定低阻抗的輸入管腳，外接上拉、下拉等情況，它們消耗的電流必然較大。群測法的優點自不必說，能在短時間內迅速地進行漏電流的測試而不必強調perpinPMU結構，算是交融了串行和并行各自的優點；但是有缺點也是必然的：測試對象有限，只能運用于高輸入阻抗的器件；單獨管腳的漏電流無法知道；出現fail的情況必須用串行/靜態測試法重新測試。圖4-18.集體測試〔IIL/IIH〕故障尋找翻開datalogger察看測量結果，測試某個器件后，其測試結果不外乎以下三種情況：電流在正常范圍，測試經過；電流高于上限或低于下限，測試不經過，但是電流在邊界周邊或在機臺量程之內，偏差較小；電流高于上限或低于下限，測試不經過，且電流不在邊界周邊或在機臺量程之外，偏差較大。當測試不經過的情況發生，我們首先要找找非器件的原因：將器件從socket上拿走，運行測試程序空跑一次，測試結果應該為0電流；如果不是，那么說明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，這和我們從前介紹的電流類測試是一致的。Datalogof:IIL/IIHSerial/StatictestusingthePMUPinForce/rngMeas/rngMinMaxResultPIN1V/8V20uAPASSPIN1V/8V20uAPASSPIN2V/8V20uAFAILPIN2V/8V20uAPASSPIN3V8V20uAPASSPIN3V/8V20uAPASSPiN4V/8V20uAPASSPIN4V/8V20uAFAIL上面的datalog顯示pin4的測量值偏離了邊界，但是還在測量范圍之內〔<20uA〕，這是情況2的情形，這可能是器件本身的缺陷引起，也有可能由晶圓制造過程中的異變或靜電對管腳的傷害造成。從datalog中我們可以看出，這是器件內管腳到VDD端的通路出了問題導致了漏電流——給管腳施加GND電平時有電流從VDD端經器件流往PMU，引起負電流。需要的話可以經過電阻代替法校驗PMU的正確度以保證測量的精度。而pin2的測量值那么屬于情況3的情形，實際測量值超出了量程，PMU設置了自我保護，給出了湊近滿量程的測量值，這種情形根本可以確定器件存在一系列的重要缺陷。從datalog中可以看出這是管腳到VSS端的問題引起的漏電流——給管腳施加VDD電平有正向電流從PMU經器件流往VSS端。DC參數測試〔10〕-ResistiveInput(阻抗輸入)&OutputFanout(輸出扇出)JN5168全新小尺寸無線微控制器可支持多個網絡堆棧最正確低功耗睡眠模式可連接其他外部閃存提供極低的發送功耗均采用256kB的閃存輸入結構－高阻/上拉/下拉一些特定種類的輸入管腳會有上拉、下拉或其他的阻抗性關系電路，器件的規格書中可能會定義其電流的范圍，比方80pA到120uA，此范圍說明設計人員對這個管腳在規格書中規定的條件下的電流值希望在100uA左右。既然每個管腳可能吸收的電流不盡相同，那么就要對他們進行獨立測試，集中測試法就不能在這里使用了，介紹的是并行測試法，有效而迅速。阻抗性輸入也可能影響器件的IDD電流，這取決于每個輸入管腳上施加的電平。圖電路輸入種類輸出扇出扇出指的是器件單個的輸出管腳驅動〔或控制〕下游與之連接的多個輸入管腳的能力，其根本仍是輸出電壓和電流的參數。前面我們單獨地說了些輸入和輸出的一些參數，如IIL/IIH、VOL/IOL、VOH/IOH，現在我們來看看應用電路的設計工程師怎樣使用這些參數。圖4-20顯示了器件輸入和輸出各項參數的關系。在大多數的應用中，各樣各樣的芯片經過直接的互聯達成相互間的通信，這意味著器件的某個輸出管腳將會連接到一個或幾個其他器件的一個或多個輸入管腳。圖4-20.輸入與輸出的參數關系需要將一系列的器件運用于同一個系統的應用工程師需要知道每個輸入管腳的電壓和電流要求以及每個輸出管腳的電壓和電流驅動能力，這些信息在器件的規格書中會定義，我們測試程序要做的就是提供適宜的測試條件，測試器件以保證知足這些已經宣布的參數的要求。下面是規格書的例子：Parameter

Description

TestConditions

Min

Max

UnitsOutputHIGHVOH

VCC=,IOH=

VVoltageOutputLOWVOLVCC=,IOL=VVoltageInputLowLoadIILVin=-800μACurrentInputHighLoadIIHVin=150μACurrent注意：TTL和CMOS電路的扇出是不同的，多數CMOS電路擁有高阻抗的輸入結構，其扇出實際上是不受限制的，換句話說，只要時間上足夠，一個CMOS的輸出能驅動任意多的CMOS的輸入。CMOS的輸入仿佛電容，越多的輸入連到一起，電容值越大。驅動這個大“電容〞的前端的輸出就需要足夠的時間對其進行沖放電——邏輯0到1的變換時，充電將電平拉高至VIH；1到0的變換時，那么放電將電平拉低至VIL。同樣，在測試時器件的輸出要戰勝測試系統輸入通道上的寄生電容。呵呵，最后我們來做個測驗：結合圖4-20和規格書中的參數，朋友們算一下，當輸出端驅動低電平時，它能驅動多少輸入管腳驅動高電平時，它又能驅動多少管腳在應用上，我們能為此輸出端最多連接多少輸入管腳第四章.DC參數測試〔12〕-IOStest輸出短路電流〔outputshortcircuitcurrent〕輸出短路電流〔IOS〕，顧名思義，就是輸出端口處于短路狀態時的電流。下面是一款器件的規格書中關于IOS的局部：ParameterDescriptionTestConditionsMinMaxUnitsOutputShortVout=0VVDD=*ShortonlyIOS1outputatatimeforno-85-30mACircuitCurrentlongerthan1second測試目的IOS測試測量的是，器件的輸出管腳輸出邏輯1而又有0V電平施加在上面的時候，輸出管腳的阻抗。此項測試保證當器件工作在惡劣負載條件下其輸出阻抗依舊能知足設計要求，并且在輸出短路條件下其電流可以控制在預先定義的范圍內。這個電流表征器件管腳給一個容性負載充電時可提供的最大電流，并且此電流值可用于計算輸出信號的上升時間。測試方法測試IOS，以VDDmax作為器件的VDD電壓。首先對芯片進行預辦理，使其待測的管腳均輸出邏輯1。然后由DC測試單元〔如PMU〕施加0V電壓到其中的某根單獨的輸出管腳，接著測量電流并將測量值與器件的規格書相比較，這一過程不斷重復直到所有待測管腳測試達成。器件規格書平時會表記管腳允許短路的最大時間以防備器件過熱損毀，詳細內容，注意規格書中相關環節中“*〞、“Notes〞、“MaximumRatings〞等字樣所給出的信息。圖4-23.IOS測試防備熱切換IOS測試要求認真的程序規劃以防備惹切換。

前面說過，器件輸出被預辦理為邏輯

1，器件輸出的電壓將在

VOH和

VDD之間。一旦

PMU驅動

0V電壓然后再短接到器件輸出上，

因為存在電壓差，高電流將隨之產生，熱切換的問題也就隨之而來。正確的操作方法是，

先設定

PMU為電壓測量模式，保持

0電流，然后連接到待測的輸出管腳，測量器件的VOH電壓并記錄。接著斷開連接，設定PMU驅動輸出方才測量到的VOH電壓。這樣PMU與DUT輸出端的電壓就同樣了，就可以平安地連接到一起，進而防備了熱切換。連接到一起后，PMU再驅動0V電壓，測量電流并比較測量值。測量達成后再恢復VOH電壓并斷開連接，接著將PMU連接到下一待測管腳，再驅動0V電壓(標記:先用PMU量測output在0uA時的VOH電壓，再設定PMU驅動output所量得的VOH電壓，這樣保證來了PMU與DUT輸出端的電壓同樣，進而防備熱切換。)大家還記得為什么要防備熱切換嗎〔第三頁〕阻抗計算IOS測試實際上測量的是輸出端處于短路狀態下的相關阻抗。經過對輸出管腳施加0V電壓并測量電流，輸出端的電阻經過歐姆定律可以計算得出。器件的規格書定義了可接受的電流范圍，我們可以計算相應的阻抗條件，如下列圖。我們可以看到，輸出能提供并能保證測試經過的最小阻抗值是ohm，低于此阻抗，電流超過上限，測試判為無效；最大阻抗值是175ohm，高于此阻抗，電流低于下限，測試也判為無效。圖4-24.阻抗計算故障尋找翻開datalogger察看測量結果，拿一顆標準樣片〔良品〕測試后，其測試結果不外乎以下三種情況：1．電流在正常范圍，測試經過；2．電流高于上限，測試不經過；3．電流低于下限，測試不經過。平時IOS測試在測試流程中放在功能測試和VOL/VOH測試之后，所有的向量序列，包括DC測試中用到的預辦理向量，需要在GrossFunction中考據，以保證設置器件到DC測試相應的狀態時向量運行正確。確定器件功能完好后，VOL/VOH測試用于考據器件輸出在正常電流負載〔IOL/IOH〕下正確工作。只有以上測試進行并且經過，IOS測試fail才能肯定不是因為器件損壞〔不知足設計要求〕也許沒有正確地被預辦理。Datalogof:IOSSerial/StatictestusingthePMUPinForce/rngMeas/rngMinPIN12V100maPASSPIN22V100maFAILPIN32V100maPASSPIN42V100maFAILPIN52V100maFAIL

MaxResult當一個無效產生，首先根據電流的測量數據判斷無效原因：如果超出上限，那么是輸出電阻過高致使電流缺乏。在上面的datalog中，pin2就是這種情形。測試機內部硬件的固有阻抗可能被計算在內，致使器件的輸出管腳顯示阻抗過高，可用電阻元件考據機臺自己的精度。如果低于下限，那么是輸出電阻過低致使電流過大，pin4就是這種情形。如果測量值是0也許湊近于0電流，如pin5，這意味著器件的輸出可能處于錯誤的邏輯狀態。當輸出處于邏輯0，而PMU施加到管腳的也是0V電平，那么不會有電流產生。這種錯誤平時由預辦理向量中某個不正確的序列引起，如果器件沒有被嚴格正確地預辦理，你就要應付這些錯誤。只要輸出被預辦理到正確的邏輯狀態，IOS測試經過的可能性很大。第五章．功能測試〔2.測試周期及輸入數據〕測試周期測試周期〔testcycle或testperiod〕是基于器件測試過程中的工作頻率而定義的每單元測試向量所持續的時間，其公式為：T=1/F，T為測試周期，F為工作頻率。每個周期的初步點稱為timezero或T0，為功能測試成馬上序的第一步總是定義測試周期的時序關系。輸入數據輸入數據由以下因素的組合組成：測試向量數據〔給到DUT的指令或鼓勵〕輸入信號時序〔信號傳輸點〕輸入信號格式〔信號波形〕輸入信號電平〔VIH/VIL〕時序設置選擇〔如果程序中有不止一套時序〕最簡單的輸入信號是以測試向量數據形式存儲的一個邏輯

0或邏輯

1電平，而代表邏輯

0或邏輯1的電平那么由測試頭中的VIH/VIL參照電平產生。大局部的輸入信號要求設置為包含唯一格式〔波形〕和時序〔時沿設定〕的更加復雜的數據形式，主程序中會包含這些信息并經過相應的代碼實現控制和調用。一些老的測試機是資源分享結構，這意味著測試硬件可同時提供的輸入時序、格式、電平都是有限的，這增加了測試程序開發的難度；而擁有perpin結構的測試系統那么使程序開發大大簡化，因為每個管腳都可以擁有自己的時序、格式和電平。輸入信號格式信號的格式很重要，使用適合可以保證規格書定義的所有AC參數均被測試。信號格式與向量數據、時沿設定及輸入電平組合使用可以確定給到DUT的輸入信號波形。圖5-2

給出了一些信號格式的簡單描述，有意的朋友應該熟悉并記住他們。圖5-2.信號格式NRZNonReturntoZero，不返回，代表存儲于向量存儲器的實際數據，它不含有時沿信息，只在每個周期的初步〔T0〕發生變化。DNRZDelayedNonReturntoZero，延遲不返回，顧名思義，它和NRZ同樣代表存儲于向量存儲器的數據，只是周期中數據的轉變點不在T0。如果當前周期和前一周期的數據不同，DNRZ會在預先定義的延時點上發生跳變。RZReturntoZero，返回0，當數據為1時提供一個正向脈沖，數據為0時那么沒有變化。RZ信號含有前〔上升〕沿和后〔下降〕沿這兩個時間沿。當相應管腳的所有向量都為邏輯1時，用RZ格式那么等于提供正向脈沖的時鐘。一些上升沿有效的信號，如片選〔CS〕信號，也會要求使用RZ格式。ROReturntoOne，返回1，與RZ相反，當數據為0時提供一個負向脈沖，數據為1時那么保持。RO信號也有前〔下降〕沿和后〔上升〕沿。當相應管腳的所有向量都為邏輯0時，RO格式提供了負向脈沖的時鐘。一些下降沿有效的信號，如始能〔OE/〕信號，會要求使用

RO格式。SBC

SurroundByComplement，補碼圍繞，當前后周期的數據不同時，它可以在一個周期內提供

3個跳變沿，信號更加復雜：首先在

T0翻轉電平，等待預定的延遲后，在定義的脈沖寬度內表現真實的向量數據，最后再次翻轉電平并在周期內剩下的時間保持。SBC是運行測試向量時唯一能同時保證信號建立〔setup〕和保持〔hold〕時間的信號格式，也被稱為XOR格式。ZD〔ZImpendance〕Drive，高阻驅動，允許輸入驅動在同一周期內翻開和關閉。當驅動關閉，測試通道處于高阻態；當驅動翻開，那么根據向量給DUT送出邏輯0或

1。輸入信號時序一旦決定了測試周期，周期內各控制信號的布局實時沿地址也就可以確定了。平時來說，輸入信號有兩類：控制信號和數據信號。數據信號在控制信號決定的時間點提供數據讀入或鎖定到器件內部邏輯。第一個要決定的是控制信號的有效時沿和數據信號的建立和保持時間，這些信息將決定周期內各輸入信號時間沿的地址。接下來決定各輸入信號的格式。時鐘信號平時使用RZ〔正脈沖〕或RO〔負脈沖〕格式；上升沿有效的信號如片選〔CS〕或讀〔READ〕常使用RZ格式；下降沿有效的信號如輸出始能〔OE/〕常使用RO格式；擁有建立和保持時間要求的數據信號常使用SBC格式；其他的輸入信號那么可以使用NRZ或DNRZ格式。輸入信號由測試系統各地域提供的數據組合創立，最后從測試頭輸出的信號波形是測試向量、時沿設置、信號格式及VIH/VIL設置共同作用的結果，如圖5-3。圖5-3.輸入信號的創立第五章．功能測試〔3〕——輸出數據輸出數據輸出局部的測試由以下組合：測試向量數據〔希望的邏輯狀態〕采樣時序〔周期內何時對輸出進行采樣〕VOL/VOH〔希望的邏輯電平〕IOL/IOH〔輸出電流負載〕測試輸出功能測試期間，程序會為每個輸出管腳在測試周期內指定一個輸出采樣時間，在這個時間點上，比較單元會對輸出進行采樣，再將采樣到的DUT輸出信號電平和VOL/VOH參照電平相比較。測試向量含有每個管腳的希望邏輯狀態。如果希望是邏輯0，當采樣進行時，DUT的輸出電平必須小于或等于VOL；如果希望時邏輯1，那么必須大于或等于VOH。局部測試系統還擁有測試高阻態的能力。圖5-4顯示了測試普通輸出管腳時，DUT輸出和VOH/VOL之間pass/fail/pass的關系。圖5-4.功能測試的輸出電平測試高阻態輸出高阻態的輸出管腳也可以進行功能性的測試，在這類測試中，將比較器邏輯翻轉以獲得非有效的邏輯。高阻狀態〔電平〕定義為高于VOL和低于VOH的電壓〔見圖7-5〕。DUT的外部電壓需將高阻狀態拉到非有效〔中間〕的電壓，經過接到參照電壓的負載可以做到。平時使用2V的參照電壓代表中間級或高阻態。當輸出進入高阻態時，將不能輸出電壓和電流。高阻態輸出將會保持其最后的邏輯狀態直至器件外部的因素引起輸出改變。負載將輸出拉到特定的參照電壓。圖5-5表示測試高阻抗輸出時，DUT輸出和VOL/VOH值之間的fail/pass/fail的關系。圖5-5.高阻邏輯輸出電流負載在功能測試中，DUT輸出可能會用到電流負載。PE卡上配置有可編程電流負載〔也叫動態電流負載〕電路，可以在測試程序中進行設定。如果測試系統不支持可編程負載，那么可能需要在外圍硬件電路上加上電阻。電流負載的作用是運行功能測試時在輸出端施加適宜的IOL和IOH電流。經過施加指定的IOL/IOH電流而測試VOL/VOH電壓，輸出電流和電壓的參數在功能測試運行過程中得以考據，這比用PMU實施相同的測試快得多。輸出信號時序輸出信號的傳輸平時由時鐘和控制信號的時間沿進行控制，要理解這一點，需要察看器件的時序圖，確定引起輸出信號發生變化的時鐘有效沿和控制信號，以及輸出到達有效邏輯電平前所需要的延遲時間，這些都是為了確定特定信號采樣點在周期內的地址。測試系統硬件的能力允許的話，采樣形式可以是邊沿模式或窗口模式。邊沿模式只在周期內特定的時間點采集并比較一次數據，而窗口模式那么在周期內特定的一段時間都對輸出進行采樣和比較。平時來講，好的測試時序會使輸出的變化和測試系統的檢測發生在相同的周期內，這樣就可以在測試周期內正確地測量輸出延遲，保證在測試周期結束前有足夠的時間輸出正確的結果。一些器件的輸出端存在比其他的需要更長的時間到達它們的最終值，在降低的頻率上測試能發現傳輸延遲的問題。還需要認識到的是一些測試系統對輸出采樣距測試周期內的始端或尾端〔如T0〕距離的問題考慮得不多。圖5-6.輸出測試如圖5-6所示，一些因素綜合影響著什么時候怎樣精準測試輸出信號，包括：向量數據決定希望的邏輯狀態；VOL/VOH參照電平決定希望的輸出電壓；輸出采樣時序決定著周期內輸出信號的測試點；輸出比較障蔽〔mask〕控制決定了輸出結果是用以判斷pass/fail仍是忽略。第五章．功能測試〔4〕——OutputLoadingforACTestAC測試的輸出負載器件的規格書可能會標示進行AC時序測試時器件輸出管腳上需要施加的電流性負載。這些負載平時是電阻、電容、二極管以及他們的網絡，用以模擬器件最終應用條件下〔比方電腦或上〕的負載狀態，這類負載往往陪同有TTL電路在其中。圖5-7是AC測試中給邏輯0輸出施加負載的一個例子。圖負載初步，VCC設置為而節點A懸空，此狀態下節點A與B會體現約電壓〔Diodes的電壓和〕，施加在RL〔2Kohm〕上的電壓為，那么會有流經RL和

D1/D2/D3三個3個二極管流向GND。當節點A連接到某個器件驅動邏輯極管的+邏輯電壓〕，那么現在施加在

0〔〕的輸出上，經過二極管RL上的電壓就變成了，而經過

D4，將節點B拉低至〔二RL流向器件的電流，即當輸出為邏輯0時的負載電流為。當節點A連接的是驅動邏輯1〔〕的輸出，D4反向截止，就除掉了電流負載的影響。〔注：途中的電容不是物理存在的，它代表測試機臺通道自己帶有的寄生電容，往往比15pF還大，比方我們常用的J750就到達了60pF.〕第五章．功能測試〔5〕——VectorData向量數據測試向量文件包含DUT運行一系列功能的真值表，包括必須施加到DUT輸入端的邏輯狀態和希望在輸出端出現的邏輯狀態。向量數據平時包含如下字符：VectorCharactersitemlogicDrvstateCprstatetype0=logic0driveroncomparatoroffinput1=logic1driveroncomparatoroffinputL=logic0driveroffcomparatoronoutputH=logic1driveroffcomparatoronoutputZ=floatdriveroffcomparatoronoutputX=don'tcaredriveroffcomparatoroffignore向量文件還可能包含一些供測試系統識其他表記。如果DUT擁有I/O管腳，向量文件就需要控制測試系統的輸入驅動電路何時翻開和關閉。I/O切換可以發生在任何需要的周期，將DUT的某個I/O管腳從輸入狀態變為輸出狀態或反之。測試向量可能還含有局部輸出管腳的障蔽信息。障蔽用于控制一