2023秋計(jì)算機(jī)組成原理一、選擇題

1.下列數(shù)中最小的數(shù)是(C)。

A.(101001)2B.(52)8c.(00111001)BCDD.(101)162.定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn):一是符號(hào)位(B);二是相加后最高位上的進(jìn)位要舍去。

A.與數(shù)值位分別進(jìn)行運(yùn)算B.與數(shù)值位一起參與運(yùn)算c.要舍去D.表達(dá)溢出3.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)(D)來(lái)實(shí)現(xiàn)。A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器c.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器4.長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng)、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表達(dá)的數(shù)的范圍和精度為(C)。

A.兩者可表達(dá)的數(shù)的范圍和精度相同

B.前者可表達(dá)的數(shù)的范圍大且精度高

c.后者可表達(dá)的數(shù)的范圍小但精度高

D.前者可表達(dá)的數(shù)的范圍小且精度高5.匯編語(yǔ)言要通過(guò)(C)的翻譯才干在計(jì)算機(jī)中執(zhí)行。A.編譯程序B.數(shù)據(jù)庫(kù)管理程序

c.匯編程序D.文字解決程序

6.相對(duì)尋址方式中，求有效地址使用(D)加上偏移量。

A.基址寄存器內(nèi)容B.枝指示器內(nèi)容

c.變址寄存器內(nèi)容D.程序計(jì)數(shù)器內(nèi)容

7.程序計(jì)數(shù)器PC的位數(shù)取決于(B)，指令寄存器IR的位數(shù)取決于(B)

A.機(jī)器字長(zhǎng)，存儲(chǔ)器的容量B.存儲(chǔ)器的容量，指令宇長(zhǎng)

c.指令字長(zhǎng)，機(jī)器宇長(zhǎng)D.地址總線寬度，存儲(chǔ)器容量

8.每一條指令執(zhí)行時(shí)通常有①讀取指令、②執(zhí)行指令、③分析指令等幾個(gè)環(huán)節(jié)，他們的執(zhí)行順序應(yīng)當(dāng)是(B)。A.①讀取指令、②執(zhí)行指令、③分析指令

B.①讀取指令、③分析指令、②執(zhí)行指令c.③分析指令、②執(zhí)行指令、①讀取指令D.②執(zhí)行指令、①讀取指令、③分析指令

9.若主存每個(gè)存儲(chǔ)單元為8位，則(C)。A.其地址線也為8位B.其地址線為16位

C.其地址線與8無(wú)關(guān)D.其地址線與8有關(guān)

10.虛擬存儲(chǔ)器管理系統(tǒng)的基礎(chǔ)是程序的局部性原理，因此虛存的目的是為了給每個(gè)用戶提供比主存容量(B)編程空間。A.小得多的邏輯B.大得多的邏輯c.小得多的物理D.大得多的物理

11.CPU輸出數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)高于打印機(jī)的打印速度，為解決這一矛盾，可采用(C)

A.并行技術(shù)B.通信技術(shù)

c.緩沖技術(shù)D.虛存技術(shù)

12.中斷允許觸發(fā)器用來(lái)(D)。A.表達(dá)外設(shè)是否提出了中斷請(qǐng)求B.CPU是否響應(yīng)了中斷請(qǐng)求C.CPU是否正在進(jìn)行中斷解決D.開放或關(guān)閉可屏蔽硬中斷13.下列數(shù)中最小的數(shù)是(B)。A.(1010011)2B.(42)8C.(10101000)BCDD.(25)1614.兩個(gè)補(bǔ)碼數(shù)相加只有在最高位相同時(shí)會(huì)有也許產(chǎn)生滋出，在最高位不同時(shí)(C)A.有也許產(chǎn)生滋出B.會(huì)產(chǎn)生滋出C.一定不會(huì)產(chǎn)生滋出D.不一定會(huì)產(chǎn)生滋出15.運(yùn)算器的重要功能是進(jìn)行(C)。A.邏輯運(yùn)算B.算術(shù)運(yùn)算C.邏輯運(yùn)算和算術(shù)運(yùn)算D.只作加法16.長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng)、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表達(dá)的數(shù)的范圍和精度為(B)。A.兩者可表達(dá)的數(shù)的范圍和精度相同B.前者可表達(dá)的數(shù)的范圍大但精度低C.后者可表達(dá)的數(shù)的范圍大且精度高D.前者可表達(dá)的數(shù)的范圍大且精度高17.計(jì)算機(jī)硬件能直接辨認(rèn)和運(yùn)營(yíng)的只能是(A)程序。A.機(jī)器語(yǔ)言B.匯編語(yǔ)言C.高級(jí)語(yǔ)言D.VHDL18.堆棧尋址的原則是(B)。A.隨意進(jìn)出B.后進(jìn)先出C.先進(jìn)先出D.后進(jìn)后出19.組成組合邏輯控制器的重要部件有(B)。A.PC,IPB.PC,IRC.IR,IPD.AR,IP20.微程序控制器中，機(jī)器指令與微指令的關(guān)系是(B)A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行

B.每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行C.一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D.一條微指令由若干條機(jī)器指令組成

21.RAM芯片串聯(lián)的目的是_，并聯(lián)的目的是_。(B)A.增長(zhǎng)存儲(chǔ)器字長(zhǎng)，提高存儲(chǔ)器速度

B.增長(zhǎng)存儲(chǔ)單元數(shù)量，增長(zhǎng)存儲(chǔ)器字長(zhǎng)C.提高存儲(chǔ)器速度，增長(zhǎng)存儲(chǔ)單元數(shù)量D.減少存儲(chǔ)器的平均價(jià)格，增長(zhǎng)存儲(chǔ)器字長(zhǎng)

22.在CPU與主存之間加人Cache，可以提高CPU訪問(wèn)存儲(chǔ)器的速率，一般情況下Cache的容量—命中率_，因此Cache容量_。(C)越大，越高，與主存越接近越好B.越小，越高，與主存越差異大越好C，越大，越高，只要幾十或幾百K就可達(dá)90以上

D.越小，越高，只要幾K就可達(dá)90%以上23.在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠(A)來(lái)區(qū)分的。A.不同的地址和指令代碼B.不同的數(shù)據(jù)和指令代碼C.不同的數(shù)據(jù)和地址

D.不同的地址

24.在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是(B)A.在總線控制器發(fā)出的控制信號(hào)控制下完畢的B.在DMA控制器自身發(fā)出的控制信號(hào)控制下完畢的C.由CPU執(zhí)行的程序完畢的D.由CPU響應(yīng)硬中斷解決完畢的25.在做脫機(jī)運(yùn)算器實(shí)驗(yàn)時(shí)，送到運(yùn)算器芯片的控制信號(hào)是通過(guò)(F)提供的，外部送到運(yùn)算器芯片的數(shù)據(jù)信號(hào)是通過(guò)(D)提供的，并通過(guò)(B)查看運(yùn)算器的運(yùn)算結(jié)果(運(yùn)算的值和特性標(biāo)志位狀態(tài))。A．計(jì)算機(jī)的控制器B．發(fā)光二極管指示燈亮滅狀態(tài)C．顯示器屏幕上的內(nèi)容D．手拔數(shù)據(jù)開關(guān)E．運(yùn)算器累加器中的內(nèi)容F．微型開關(guān)26.在組合邏輯的控制器中，節(jié)拍發(fā)生器[TIMING]的作用在于指明指令的執(zhí)行(L)，它是一個(gè)典型的(B)邏輯電路，從一個(gè)節(jié)拍狀態(tài)變到下一個(gè)節(jié)拍狀態(tài)時(shí)，同時(shí)翻轉(zhuǎn)的觸發(fā)器數(shù)目以盡也許的(H)為好。A．快B．時(shí)序C．多D．組合E．?dāng)?shù)據(jù)F．控制G．類型H．少I．順序J．狀態(tài)K．過(guò)程L．環(huán)節(jié)27.在計(jì)算機(jī)硬件系統(tǒng)中，在指令的操作數(shù)字段中所表達(dá)的內(nèi)存地址被稱為(C)，用它計(jì)算出來(lái)的送到內(nèi)存用以訪問(wèn)一個(gè)存儲(chǔ)器單元的地址被稱為(A)；在講解虛擬存儲(chǔ)器時(shí)，程序的指令中使用的是存儲(chǔ)器的(F)，通過(guò)地址變換后得到的可以用以訪問(wèn)一個(gè)存儲(chǔ)器單元的地址被稱為(E)。A．有效地址B．內(nèi)存地址C．形式地址D．文獻(xiàn)地址E．物理地址F．邏輯地址G．虛擬地址H．指令地址28.1.下列數(shù)中最小的數(shù)是(B)。

A.(1010010)2B.(00101000),,D

C.(512)8D.(235),,

29.某機(jī)字長(zhǎng)16位，采用定點(diǎn)整數(shù)表達(dá)，符號(hào)位為1位，尾數(shù)為15位，則可表達(dá)的最大正整

數(shù)為，最小負(fù)整數(shù)為。(A)

A.十(215一1)，一(215一1)B.十(215一1)，一(216一1)C.+(2"一1)，一(215一1)D.十(215一1)，一(1一215)30.運(yùn)算器雖由許多部件組成，但核心部分是(B)。

A.數(shù)據(jù)總線B.算術(shù)邏輯運(yùn)算單元

C.多路開關(guān)D.累加寄存器31.在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是采用單符號(hào)位，都必須要有溢出判斷電路，它

一般用(C)來(lái)實(shí)現(xiàn)。

A.與非門B.或非門

C.異或門D.與或非門32.立即尋址是指(B)。

A.指令中直接給出操作數(shù)地址B.指令中直接給出操作數(shù)

C.指令中間接給出操作數(shù)D.指令中間接給出操作數(shù)地址33.輸人輸出指令的功能是(C)。

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和1/0設(shè)備之間的數(shù)據(jù)傳送

D.改變程序執(zhí)行的順序

34.微程序控制器中，機(jī)器指令與微指令的關(guān)系是(D)。

A.一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行

B.一條微指令由若干條機(jī)器指令組成

C.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行

D.每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行

35.相對(duì)指令流水線方案和多指令周期方案，單指令周期方案的資源運(yùn)用率和性能價(jià)格比(A)

A.最低B.居中

C.最高D.都差不多36.某一RAM芯片，其容量為1024X8位，除電源端和接地端外，連同片選和讀/寫信號(hào)該芯片引出腳的最小數(shù)目應(yīng)為(B)。

A.23B.20

C.17D.1937.在主存和CPU之間增長(zhǎng)Cache的目的是(C)。

A.擴(kuò)大主存的容量

B.增長(zhǎng)CPU中通用寄存器的數(shù)量

C.解決CPU和主存之間的速度匹配

D.代替CPU中的寄存器工作38.計(jì)算機(jī)系統(tǒng)的輸人輸出接口是(B)之間的交接界面。

A.CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備

C.存儲(chǔ)器與外圍設(shè)備D.CPU與系統(tǒng)總線二、判斷題{將判斷結(jié)果填在括弧內(nèi)，對(duì)的打\/號(hào)，錯(cuò)誤打×號(hào)。)1.奇偶校驗(yàn)碼可以校驗(yàn)奇數(shù)個(gè)位的犯錯(cuò)，并能擬定犯錯(cuò)的位置。(×)

2.指令系統(tǒng)中采用不同尋址方式的目的重要是縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性。(\/)

3.計(jì)算機(jī)中的流水線是把若干個(gè)子過(guò)程合成為一個(gè)過(guò)程，使每個(gè)子過(guò)程實(shí)現(xiàn)串行運(yùn)營(yíng)。(×)

4.在Cache的地址映射中，全相聯(lián)映射是指主存中的任意一字塊均可映射到Cache內(nèi)任意一字塊位置的→種映射方式。(\/)5.DMA控制器通過(guò)中斷向CPU發(fā)DMA請(qǐng)求信號(hào)。(\/)6.海明校驗(yàn)碼是對(duì)多個(gè)數(shù)據(jù)位使用多個(gè)校驗(yàn)位的一種檢錯(cuò)糾錯(cuò)編碼方案，不僅可以發(fā)現(xiàn)是否犯錯(cuò)，還能發(fā)現(xiàn)是哪一位犯錯(cuò)。(\/)7.直接尋址是在指令字中直接給出操作數(shù)自身而不再是操作數(shù)地址。(×)8.計(jì)算機(jī)中的流水線是把一個(gè)反復(fù)的過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子過(guò)程與其他子過(guò)程并行運(yùn)營(yíng)。(\/)9.CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問(wèn)存儲(chǔ)器所需

的時(shí)間越長(zhǎng)。(×)10.隨著CPU速度的不斷提高，程序查詢方式很少被采用的因素是CPU與外設(shè)串行工作。(\/)11.兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位都是1時(shí)有也許產(chǎn)生溢出。(×)

12.相對(duì)尋址方式中，操作數(shù)的有效地址等于程序計(jì)數(shù)器內(nèi)容與偏移量之和。(\/)

13.指令是程序設(shè)計(jì)人員與計(jì)算機(jī)系統(tǒng)溝通的媒介;微指令是計(jì)算機(jī)指令和硬件電路建立聯(lián)系的媒介。(\/)

14.半導(dǎo)體ROM是非易失性的，斷電后仍然能保持記憶。(\/)

15.在統(tǒng)一編址方式下，CPU訪問(wèn)1/O端口時(shí)必須使用專用的1/O指令。(×)

三、簡(jiǎn)答題1、簡(jiǎn)述奇偶校驗(yàn)碼和海明校驗(yàn)碼的實(shí)現(xiàn)原理。

答：奇偶校驗(yàn)碼原理：通常是為一個(gè)字節(jié)補(bǔ)充一個(gè)二進(jìn)制位，稱為校驗(yàn)位，通過(guò)設(shè)立校驗(yàn)位的值為0或1的方式，使字節(jié)自身的8位和該校驗(yàn)位具有1值的位數(shù)一定為奇數(shù)或偶數(shù)。在接受方，檢查接受到的碼字是否還滿足取值為1的總的位數(shù)的奇偶關(guān)系，來(lái)決定數(shù)據(jù)是否犯錯(cuò)。

海明校驗(yàn)碼原理：是在k個(gè)數(shù)據(jù)位之外加上r個(gè)校驗(yàn)位，從而形成一個(gè)k+r位的新的碼字，使新的碼字的碼距比較均勻地拉大.把數(shù)據(jù)的每一個(gè)二進(jìn)制位分派在幾個(gè)不同的偶校驗(yàn)位的組合中，當(dāng)某一位出現(xiàn)錯(cuò)誤，就會(huì)引起相關(guān)的幾個(gè)校驗(yàn)位的值發(fā)生變化，這不僅可以發(fā)現(xiàn)錯(cuò)誤，還可以指出哪一位犯錯(cuò)，為進(jìn)一步糾錯(cuò)提供了依據(jù)。2、簡(jiǎn)述教材中給出的MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和組成。

答：MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和組成：運(yùn)算器的首要功能是完畢對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的一個(gè)被稱之為算術(shù)與邏輯運(yùn)算部件(英文縮寫為ALU)承擔(dān)；運(yùn)算器的第二項(xiàng)功能，是暫存將參與運(yùn)算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器承擔(dān)；為了用硬件線路完畢乘除指令運(yùn)算，運(yùn)算器內(nèi)一般尚有一個(gè)能自行左右移位的專用寄存器，通稱乘商寄存器.這些部件通過(guò)幾組多路選通器電路實(shí)現(xiàn)互相連接和數(shù)據(jù)傳送；運(yùn)算器要與計(jì)算機(jī)其它幾個(gè)功能部件連接在一起協(xié)同運(yùn)營(yíng)，還必須有接受外部數(shù)據(jù)輸入和送出運(yùn)算結(jié)果的邏輯電路。3、浮點(diǎn)運(yùn)算器由哪幾部分組成。

答：解決浮點(diǎn)數(shù)指數(shù)部分的部件，解決尾數(shù)的部件，加速移位操作的移位寄存器線路以及寄存器堆等組成。4.簡(jiǎn)要說(shuō)明條件轉(zhuǎn)移指令和無(wú)條件轉(zhuǎn)移指令的相同點(diǎn)和不同點(diǎn)?子程序調(diào)用指令與轉(zhuǎn)移指令的區(qū)別是什么?兩者相同點(diǎn)是都必須在指令中給出轉(zhuǎn)移地址，不同點(diǎn)在于條件轉(zhuǎn)移指令還必須在指令中給出判斷是否執(zhí)行轉(zhuǎn)移所依據(jù)的條件。子程序調(diào)用指令與轉(zhuǎn)移指令的區(qū)別，在于子程序調(diào)用指令轉(zhuǎn)移走之后尚有個(gè)相應(yīng)的返回的操作，而一般的轉(zhuǎn)移指令，并不涉及轉(zhuǎn)移走后是否和如何再次轉(zhuǎn)移回來(lái)。5.在微程序的控制器中，通常有哪5種得到下一條微指令地址的方式。(1)微程序順序執(zhí)行時(shí)，下地址為本條微指令地址加l。(2)在微程序必然轉(zhuǎn)向某一微地址時(shí)，可以在微指令字中的相關(guān)字段中給出該地址值。(3)按微指令(上一條成本條)的某一執(zhí)行結(jié)果的狀態(tài)，選擇順序執(zhí)行或轉(zhuǎn)向某一地址。(4)從微堆棧中取出從微子程序返回到微主程序斷點(diǎn)的返回地址，用于微于程序返回解決。(5)依條件判斷轉(zhuǎn)向多條微指令地址中的某一地址的控制。5．一條指令通常由哪兩個(gè)部分組成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什么場(chǎng)合？各自的優(yōu)缺陷是什么？

答：一條指令通常由操作碼和操作數(shù)兩個(gè)部分組成。

指令的操作碼一般有定長(zhǎng)的操作碼、變長(zhǎng)的操作碼兩種組織方式。

定長(zhǎng)操作碼的組織方式應(yīng)用在當(dāng)前多數(shù)的計(jì)算機(jī)中；變長(zhǎng)的操作碼組織方式一般用在小型及以上的計(jì)算機(jī)當(dāng)中。

定長(zhǎng)操作碼的組織方式對(duì)于簡(jiǎn)化計(jì)算機(jī)硬件設(shè)計(jì)，提高指令譯碼和辨認(rèn)速度有利。

變長(zhǎng)的操作碼組織方式可以在比較短的指令字中，既能表達(dá)出比較多的指令條數(shù)，又能盡量滿足給出相應(yīng)的操作數(shù)地址的規(guī)定。6.計(jì)算機(jī)指令中要用到的操作數(shù)一般可以來(lái)自哪些部件?答:(1)CPU內(nèi)部的通用寄存器。此時(shí)應(yīng)在指令字中給出用到的寄存器編號(hào)(寄存器名)，通用寄存器的數(shù)量一般為幾個(gè)、十幾個(gè)，故在指令字中須為其分派2,3,4,5或更多一點(diǎn)的位數(shù)來(lái)表達(dá)一個(gè)寄存器。(2)外圍設(shè)備(接口)中的一個(gè)寄存器。通常用設(shè)備編號(hào)、或設(shè)備人出端口地址、或設(shè)備映

像地址(與內(nèi)存儲(chǔ)器地址統(tǒng)一編址的一個(gè)設(shè)備地址編號(hào))來(lái)表達(dá)。(3)內(nèi)存儲(chǔ)器的一個(gè)存儲(chǔ)單元。此時(shí)應(yīng)在指令字中給出該存儲(chǔ)單元的地址。7.按照操作數(shù)的個(gè)數(shù)不同，把指令提成哪幾種?答:按照操作數(shù)的個(gè)數(shù)不同，指令分為下面四種:(1)元操作數(shù)指令;(2)單操作數(shù)指令;(3)雙操作數(shù)指令刊的多操作數(shù)指令。8．如何在指令中表達(dá)操作數(shù)的地址？通常使用哪些基本尋址方式？

答：是通過(guò)尋址方式來(lái)表達(dá)操作數(shù)的地址。

通常使用的基本尋址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、變址尋址、相對(duì)尋址、間接尋址、堆棧尋址等。9.舉例說(shuō)明計(jì)算機(jī)中寄存器尋址、寄存器間接尋址、變址尋址、堆棧尋址從形式地址到得到操作數(shù)的尋址解決過(guò)程。寄存器尋址，形式地址為寄存器名(或編號(hào))，寄存器中的內(nèi)容為操作數(shù)；寄存器間接尋址，形式地址為寄存器名(或編號(hào))，寄存器中的內(nèi)容為操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)；(3)變址尋址，形式地址為變址寄存器名(或編號(hào))和變址偏移值，把變址寄存器中的內(nèi)容與變址偏移值相加得到操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)；(4)堆棧尋址，通常形式地址為將寫入堆棧的、或接受堆棧讀出內(nèi)容的寄存器名(或編號(hào))，指令中不直接給出內(nèi)存地址，而是選用默認(rèn)的堆棧指針寄存器中的內(nèi)容為內(nèi)存地址，讀寫堆棧總伴有修改堆棧指針的操作。10．為讀寫輸入/輸出設(shè)備，通常有哪幾種常用的尋址方式用以指定被讀寫設(shè)備？

答：為讀寫輸入/輸出設(shè)備，通常有兩種常用的編址方式用以指定被讀寫設(shè)備，一是I/O端口與主存儲(chǔ)器統(tǒng)一的編制方式，另一種是I/O端口與主存儲(chǔ)器彼此獨(dú)立的編制方式。11.硬連線控制器是使用什么子部件來(lái)區(qū)分和表達(dá)指令不同的執(zhí)行環(huán)節(jié)的?它的基本工作原理是什么?答:在硬連線控制器中，由節(jié)拍發(fā)生器((timing)來(lái)區(qū)分指令不同的執(zhí)行環(huán)節(jié)的。節(jié)拍發(fā)生器是由幾個(gè)觸發(fā)器電路實(shí)現(xiàn)的典型的時(shí)序邏輯電路，它為指令的每一個(gè)執(zhí)行步驟提供一個(gè)節(jié)拍狀態(tài)信號(hào)，而節(jié)拍狀態(tài)的變換標(biāo)明了一條指令執(zhí)行環(huán)節(jié)的順序關(guān)系。12.簡(jiǎn)述控制器在整機(jī)中起到的作用和它的基本功能。答:控制器部件是計(jì)算機(jī)的五大功能部件之一，其作用是向整機(jī)中涉及控制器部件在內(nèi)的

每個(gè)部件提供協(xié)同運(yùn)營(yíng)所需要的控制信號(hào)。

計(jì)算機(jī)的最本質(zhì)的功能是連續(xù)執(zhí)行指令，而每一條指令往往又要提成幾個(gè)執(zhí)行環(huán)節(jié)才得

以完畢。所以，控制器的基本功能是，依據(jù)當(dāng)前正在執(zhí)行的指令和它當(dāng)前所處的執(zhí)行環(huán)節(jié)，形

成并提供出在這一時(shí)刻整機(jī)各部件要用到的控制信號(hào)，并且決定下一步將進(jìn)入哪個(gè)執(zhí)行環(huán)節(jié)。13．簡(jiǎn)述計(jì)算機(jī)中控制器的功能和基本組成，微程序的控制器和硬連線的控制器在組成和運(yùn)營(yíng)原理方面有何相同和不同之處？

答：控制器重要由下面4個(gè)部分組成：

（1）程序計(jì)數(shù)器（PC），是用于提供指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增量和接受新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。

（2）指令寄存器（IR），是用于接受并保存從內(nèi)存儲(chǔ)器讀出來(lái)的指令內(nèi)容的部件，在執(zhí)行本條指令的整個(gè)過(guò)程中，為系統(tǒng)運(yùn)營(yíng)提供指令自身的重要信息。

（3）指令執(zhí)行的環(huán)節(jié)標(biāo)記線路，用于標(biāo)記出每條指令的各個(gè)執(zhí)行環(huán)節(jié)的相對(duì)順序關(guān)系，保證每一條指令按設(shè)定的環(huán)節(jié)序列依次執(zhí)行。

（4）所有控制信號(hào)的產(chǎn)生部件，它依據(jù)指令操作碼、指令的執(zhí)行環(huán)節(jié)（時(shí)刻），也許尚有些此外的條件信號(hào)，來(lái)形成或提供出當(dāng)前執(zhí)行環(huán)節(jié)計(jì)算機(jī)各個(gè)部件要用到的控制信號(hào)。計(jì)算機(jī)整機(jī)各硬件系統(tǒng)，正是在這些信號(hào)控制下協(xié)同運(yùn)營(yíng)，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行結(jié)果。

由于上述后兩個(gè)部分的具體組成與運(yùn)營(yíng)原理不同，控制器被分為硬連線控制器和微程序控制器兩大類。

微程序的控制器和組合邏輯的控制器是計(jì)算機(jī)中兩種不同類型的控制器。

共同點(diǎn)：①基本功能都是提供計(jì)算機(jī)各個(gè)部件協(xié)同運(yùn)營(yíng)所需要的控制信號(hào)；②組成部分都有程序計(jì)數(shù)器PC，指令寄存器IR；③都提成幾個(gè)執(zhí)行環(huán)節(jié)完畢每一條指令的具體功能。

不同點(diǎn)：重要表現(xiàn)在解決指令執(zhí)行環(huán)節(jié)的辦法，提供控制信號(hào)的方案不同樣。微程序的控制器是通過(guò)微指令地址的銜接區(qū)分指令執(zhí)行環(huán)節(jié)，應(yīng)提供的控制信號(hào)從控制存儲(chǔ)器中讀出，并通過(guò)一個(gè)微指令寄存器送到被控制部件。組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)行環(huán)節(jié)，用組合邏輯電路直接給出應(yīng)提供的控制信號(hào)。

微程序的控制器的優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)樸些，易用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的控制器，理論上可實(shí)現(xiàn)動(dòng)態(tài)微程序設(shè)計(jì)，缺陷是運(yùn)營(yíng)速度要慢一些。

組合邏輯控制器的優(yōu)點(diǎn)是運(yùn)營(yíng)速度明顯地快，缺陷是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜些，但隨著EDA工具的成熟，該缺陷已得到很大緩解。14.簡(jiǎn)要說(shuō)明組合邏輯控制器中的節(jié)拍發(fā)生器的作用是什么?簡(jiǎn)述它的運(yùn)營(yíng)原理。答：其作用是提供執(zhí)行每一條指令的環(huán)節(jié)(時(shí)序)標(biāo)記信號(hào)和時(shí)序脈沖信號(hào)。它是用時(shí)序邏輯方式運(yùn)營(yíng)的，依據(jù)當(dāng)前的時(shí)序狀態(tài)信息，指令的操作碼信息，也許還看指令執(zhí)行狀態(tài)的有關(guān)信息等，擬定出下一個(gè)時(shí)序狀態(tài)的值。15．控制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是什么關(guān)系？

答：控制器的的基本功能，是依據(jù)當(dāng)前正在執(zhí)行的指令，和它所處的執(zhí)行環(huán)節(jié)，形成并提供在這一時(shí)刻整機(jī)各部件要用到的控制信號(hào)。所以，控制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是一一相應(yīng)的關(guān)系，也就是控制器的設(shè)計(jì)應(yīng)依據(jù)指令的規(guī)定來(lái)進(jìn)行，特別是要分析每條指令的執(zhí)行環(huán)節(jié)，產(chǎn)生每個(gè)環(huán)節(jié)所需要的控制信號(hào)。16．指令采用順序方式、流水線方式執(zhí)行的重要差別是什么？各有什么優(yōu)點(diǎn)和缺陷？

順序方式是，在一條指令完全執(zhí)行結(jié)束后，再開始執(zhí)行下一條指令。優(yōu)點(diǎn)是控制器設(shè)計(jì)簡(jiǎn)樸，容易實(shí)現(xiàn)，；缺陷是速度比較慢。

指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，在成本增長(zhǎng)不多的情況下很明顯地提高了計(jì)算機(jī)的性能。追求的目的是力爭(zhēng)在每一個(gè)指令執(zhí)行環(huán)節(jié)中完畢一條指令的執(zhí)行過(guò)程。實(shí)現(xiàn)思緒是把一條指令的幾項(xiàng)功能劃分到不同的執(zhí)行部件去完畢，在時(shí)間上又允許這幾個(gè)部件可以同時(shí)運(yùn)營(yíng)。缺陷是控制器設(shè)計(jì)復(fù)雜，比較不容易實(shí)現(xiàn)，；突出的優(yōu)點(diǎn)是速度明顯提高。17.計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)設(shè)計(jì)是如何實(shí)現(xiàn)“容量大”、“速度快”和“成本低”的規(guī)定的?答:將存儲(chǔ)器系統(tǒng)設(shè)計(jì)成由高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器組成的多級(jí)結(jié)構(gòu)。其中高速緩沖存儲(chǔ)器的存取速度與CPU速度處在同一個(gè)數(shù)量級(jí)，但其具有價(jià)格高、功耗大、集成度低的特點(diǎn)，所以不適合用作大容量的存儲(chǔ)器;主存儲(chǔ)器的存取速度略低，價(jià)格略高，具有集成度高、勸耗低的特扁用來(lái)薦儲(chǔ)痙常使用的數(shù)據(jù)或程序;輔助存儲(chǔ)器是存敢速度相對(duì)較慢但存儲(chǔ)容量較大的存儲(chǔ)器，用來(lái)存儲(chǔ)不太常用的大部分程序和數(shù)據(jù)。18.說(shuō)明采用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)的目的?說(shuō)明每一層存儲(chǔ)器所用的存儲(chǔ)介質(zhì)的種類。答：(1)采用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)的目的，是通過(guò)把讀寫速度高、但容量較小、存儲(chǔ)的單位成本最高的高速緩沖存儲(chǔ)器，與讀寫速度略慢、但容量可以更大、價(jià)格適中的主存儲(chǔ)器，和讀寫速度最慢、但容量可以極大、存儲(chǔ)價(jià)格最低的高速磁盤空間(虛擬存儲(chǔ)器)，組織成統(tǒng)一管理與調(diào)度的一體化的存儲(chǔ)器系統(tǒng)，以便達(dá)成高速度、大容量、低價(jià)格的目的，即得到具有更高的運(yùn)營(yíng)性能價(jià)格比的存儲(chǔ)器系統(tǒng)。(2)高速緩沖存儲(chǔ)器用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，主存儲(chǔ)器用動(dòng)態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，虛擬存儲(chǔ)器使用的是高速磁盤上的一片存儲(chǔ)空間。19．使用多體結(jié)構(gòu)的主存儲(chǔ)器的目的是什么?什么是低位地址交叉，其優(yōu)點(diǎn)何在?答：（！）使用多體結(jié)構(gòu)的主存儲(chǔ)器，是為了使用可以獨(dú)立讀寫的多個(gè)存儲(chǔ)器，以提高對(duì)它們并行讀寫、快速得到多個(gè)數(shù)據(jù)的能力，緩解單個(gè)主存儲(chǔ)器讀寫速度侵的矛盾。（2）在多體結(jié)構(gòu)的主存儲(chǔ)器中，通常多選用把相鄰的存儲(chǔ)字存放在不同的存儲(chǔ)體中，這被稱為低位地址交叉的組織形式，它更符合程序運(yùn)營(yíng)的局部性原理，有助于同時(shí)(或時(shí)間上有覆蓋)地讀寫地址相鄰的幾個(gè)存儲(chǔ)字。20.說(shuō)明只寫一次型光盤的組成?完畢讀寫操作的基本原理?答：寫一次型光盤設(shè)備由光盤機(jī)和盤片組成。光盤機(jī)由主軸驅(qū)動(dòng)機(jī)構(gòu)、讀寫光頭和尋道定位機(jī)構(gòu)、激光器、光束分離器和光聚焦鏡等組成。光盤是圓形的、用于記錄信息的盤片，由基板、鋁質(zhì)反射層和薄金屬膜三層結(jié)構(gòu)組成，基板提供合適的機(jī)械性能，反射層用于反射接受到的激光信號(hào)，而金屬膜則是記錄信息(區(qū)分“0“、“l(fā)”信號(hào))的介質(zhì)。激光器可以產(chǎn)生一定亮度(強(qiáng)度)的激光束，是光源部件。光束分離器把接受到的激光束提成為寫光束和讀光束兩部分。調(diào)制器用于控制是否要讓寫光束通過(guò)。寫光束要通過(guò)跟蹤反射鏡和聚焦鏡實(shí)現(xiàn)尋道定位，把寫光束聚焦為很細(xì)的光束打到指定的光盤位置，從而在那里融出一個(gè)小于1的一個(gè)小坑，表達(dá)已完畢1個(gè)1信號(hào)的寫入操作。讀出時(shí)，讀光束也會(huì)照射到指定的光盤位置，但它的能量很弱，不會(huì)改變金屬膜的反射特性，只會(huì)把所照到之處有無(wú)小坑通過(guò)反射光的強(qiáng)弱表現(xiàn)出來(lái)，反射回來(lái)的光被送到光敏二極管，從而擬定讀出來(lái)的是“1”信號(hào)還是“0”信號(hào)。由于金屬膜的反射特性，一旦被破壞了就不能再恢復(fù)，所以這種類型的光盤只能被寫一次。21．在三級(jí)存儲(chǔ)體系中，主存、外存和高速緩存各有什么作用？各有什么特點(diǎn)？

答：多級(jí)存儲(chǔ)器系統(tǒng)，是圍繞讀寫速度尚可、存儲(chǔ)容量適中的主存儲(chǔ)器來(lái)組織和運(yùn)營(yíng)的，并由高速緩沖存儲(chǔ)器緩解主存讀寫速度慢、不能滿足CPU運(yùn)營(yíng)速度需要的矛盾；用虛擬存儲(chǔ)器更大的存儲(chǔ)空間，解決主存容量小、存不下規(guī)模更大的程序與更多數(shù)據(jù)的難題，從而達(dá)成使整個(gè)存儲(chǔ)器系統(tǒng)有更高的讀寫速度、盡也許大的存儲(chǔ)容量、相對(duì)較低的制造與運(yùn)營(yíng)成本。高速緩沖存儲(chǔ)器的問(wèn)題是容量很小，虛擬存儲(chǔ)器的問(wèn)題是讀寫速太慢。追求整個(gè)存儲(chǔ)器系統(tǒng)有更高的性能/價(jià)格比的核心思緒，在于使用中充足發(fā)揮三級(jí)存儲(chǔ)器各自的優(yōu)勢(shì)，盡量避開其短處。22．什么是隨機(jī)存取方式？哪些存儲(chǔ)器采用隨機(jī)存取方式？

答：RAM，即隨機(jī)存儲(chǔ)器，可以看作是由許多基本的存儲(chǔ)單元組合起來(lái)構(gòu)成的大規(guī)模集成電路。靜態(tài)隨機(jī)存儲(chǔ)器（RAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）可采用隨機(jī)存取方式。23．什么是虛擬存儲(chǔ)器？它能解決什么問(wèn)題？為什么？

答：虛擬存儲(chǔ)器屬于主存－外存層次，由存儲(chǔ)器管理硬件和操作系統(tǒng)中存儲(chǔ)器管理軟件支持，借助于硬磁盤等輔助存儲(chǔ)器，并以透明方式提供應(yīng)用戶的計(jì)算機(jī)系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲(chǔ)器。重要用來(lái)緩解內(nèi)存局限性的問(wèn)題。由于系統(tǒng)會(huì)使用一部分硬盤空間來(lái)補(bǔ)充內(nèi)存。24．什么是串行接口和并行接口？簡(jiǎn)述它們的數(shù)據(jù)傳輸方式和合用場(chǎng)合。

答：串行接口只需要一對(duì)信號(hào)線來(lái)傳輸數(shù)據(jù)，重要用于傳輸速度不高、傳輸距離較長(zhǎng)的場(chǎng)合。并行接口傳輸按字或字節(jié)解決數(shù)據(jù)，傳輸速率較低，實(shí)用于傳輸速度較高的設(shè)備，如打印機(jī)等。25.把外圍設(shè)備傳送來(lái)的一個(gè)數(shù)據(jù)寫進(jìn)內(nèi)存儲(chǔ)器的一個(gè)單元的期間，CPU也許處在何種運(yùn)營(yíng)方式?對(duì)采用直接存儲(chǔ)器訪問(wèn)的外圍設(shè)備，要給出中斷請(qǐng)求功能嗎?為什么?答：(1)既要提高高速外圍設(shè)備與計(jì)算機(jī)主機(jī)(內(nèi)存儲(chǔ)器)之間傳送數(shù)據(jù)的速度，又要減少數(shù)據(jù)入出對(duì)CPlU的時(shí)間開銷；(2)在采用總線周期“挪用”方式把外圍設(shè)備傳送來(lái)的一個(gè)數(shù)據(jù)寫進(jìn)內(nèi)存儲(chǔ)器的一個(gè)單元的期間，CPU也許處在等待使用總線的狀態(tài)(與DMA競(jìng)爭(zhēng)使用總線并且末取得總線使用權(quán))，或正在正常執(zhí)行程序(未碰到與DMA競(jìng)爭(zhēng)使用總線的情況)；(3)對(duì)采用直接存儲(chǔ)器訪問(wèn)的外圍設(shè)備，也要給出中斷請(qǐng)求功能，由于一次數(shù)據(jù)傳送也許要多次(每次傳送一批數(shù)據(jù))啟動(dòng)口lh4J電傳送過(guò)程才干完畢，每傳送完一批數(shù)據(jù)，DMA卡要送中斷請(qǐng)求信號(hào)給CPU。26．CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？

答：CPU在每次執(zhí)行中斷服務(wù)程序前完畢：關(guān)中斷；保存斷點(diǎn)和被停下來(lái)的程序的現(xiàn)場(chǎng)信息；判別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址；執(zhí)行開中斷指令。CPU在每次執(zhí)行中斷服務(wù)程序后完畢：關(guān)中斷，準(zhǔn)備返回主程序；恢復(fù)現(xiàn)場(chǎng)信息，恢復(fù)斷點(diǎn)；執(zhí)行開中斷；返回主程序。27．回答中斷解決功能在計(jì)算機(jī)系統(tǒng)中的重要作用，至少說(shuō)出5點(diǎn)。答：參考答案(任意選答5個(gè))(1)一種重要的輸入輸出方式(2)硬件故障報(bào)警解決(3)支持多道程序運(yùn)營(yíng)(4)支持實(shí)時(shí)解決功能(5)支持人機(jī)交互的重要手段(6)支持計(jì)算機(jī)之間高速通訊和網(wǎng)絡(luò)功能(7)支持建立多任務(wù)系統(tǒng)和多解決機(jī)系統(tǒng)28.什么是總線周期?答:總線周期，通常指的是通過(guò)總線完畢一次內(nèi)存讀寫操作或完畢一次輸人/輸出設(shè)備的讀寫操作所必需的時(shí)間。依據(jù)具體的操作性質(zhì)，可以把一個(gè)總線周期分為內(nèi)存讀周期，內(nèi)存寫周期，1/O讀周期，1/O寫周期4種類型。29．總線的信息傳輸有哪幾種方式？具體說(shuō)明幾種方式的特點(diǎn)。

答：總線的傳輸方式有：串行傳送、并行傳送、復(fù)用傳送和數(shù)據(jù)包傳送。30.按你自己的理解和想象的計(jì)算機(jī)的硬件(應(yīng)有中斷功能)組成，寫出完畢下面給定指令格式的指令的執(zhí)行流程。(1)累加器內(nèi)容完畢“異或”運(yùn)算。“異或”指令的指令格式：執(zhí)行流程：a．程序計(jì)數(shù)器的內(nèi)容地址寄存器b．讀內(nèi)存，讀出的指令命令寄存器c．DR的內(nèi)容或SR雙的內(nèi)容，結(jié)出DRd．檢查有無(wú)中斷請(qǐng)求，有，則進(jìn)行相應(yīng)解決；無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程。(2)把一個(gè)內(nèi)存單元中的內(nèi)容讀到所選擇的一個(gè)累加器中。“讀內(nèi)存”指令的指令格式：執(zhí)行流程：a．程序計(jì)數(shù)器的內(nèi)容一地址寄存器b．讀內(nèi)存，讀出的指令一指令寄存器c．SR的內(nèi)容一地址寄存器(寄存器間接尋址方式)d．讀內(nèi)存，讀出的數(shù)據(jù)一DRe．檢查有無(wú)中斷請(qǐng)求，有，則進(jìn)行相應(yīng)解決；無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程。31.說(shuō)明采用DMA(直接內(nèi)存訪問(wèn))傳送方式的目的?DMA接口中比一般輸入/輸出接口中要多余一些什么功能電路?答：（！）采用DMA傳送方式的月的，是為了在盡量少打擾CPU的情況下，讓高速外設(shè)通過(guò)DMA卡成批地與主存儲(chǔ)器直接進(jìn)行數(shù)據(jù)傳送，既保證了CPU高速運(yùn)算的解決能力，又得到了高速外設(shè)高效率的輸入/出能力。（2）在DMA接口卡中，比一般通用接口卡中要多余內(nèi)存地址計(jì)數(shù)器，傳送信息數(shù)量的計(jì)數(shù)器，DMA運(yùn)營(yíng)方式與口DMA請(qǐng)求、解決的邏輯線路。32.計(jì)算機(jī)的CPU通常直接提供并使用3種總線，分別說(shuō)明地址總線的位數(shù)、數(shù)據(jù)總線的位數(shù)和時(shí)鐘頻率對(duì)計(jì)算機(jī)的性能有什么影響，控制總線的具體作用是什么?說(shuō)明總線周期是什么含義，。總線的等待狀態(tài)是什么含義?答：（！）在3種總線中，地址總線的位數(shù)決定了最大的主存儲(chǔ)器的尋址空間；數(shù)據(jù)總線的位數(shù)與其運(yùn)營(yíng)頻率的乘積正比于該總線最高的數(shù)據(jù)傳送能力；控制總線的作用是指明總線的周期類型和一次入／出操作完畢的時(shí)刻。(2)總線周期是通過(guò)總線完畢一次數(shù)據(jù)傳送的時(shí)間，通常由一次地址時(shí)間和一次數(shù)據(jù)時(shí)間組成，若被讀寫的存儲(chǔ)器或外圍設(shè)備的運(yùn)營(yíng)速度慢，在一次數(shù)據(jù)時(shí)間之內(nèi)不能完畢讀寫操作，就要再增長(zhǎng)一到多次數(shù)據(jù)時(shí)間，這增長(zhǎng)的一到多次數(shù)據(jù)時(shí)間被稱為總線的等待狀態(tài)。四、計(jì)算題1.把對(duì)的的答案或選擇寫進(jìn)括號(hào)內(nèi)(二進(jìn)制需要小數(shù)點(diǎn)后保存8位)。

(0.625)10=(0.)BCD=(0.101)2=(0.A)16(lAA)16二()z=(426)10

2.已知定點(diǎn)小數(shù)的真值X=-0.1001,Y=O.0101，分別計(jì)算:

(1)[X]原、[X]補(bǔ)、[一X]補(bǔ);

(2)[Y]原、[Y]補(bǔ)、[一Y]補(bǔ);

(3)[X+Y]補(bǔ)和[Y-X]補(bǔ);答：(1)[X]原=(1.1001)[X]補(bǔ)二(1.0111)[一X]補(bǔ)=(0.1001)

(2)[Y]原=(0.0101)[Y]補(bǔ)=(0.0101)

[一Y]補(bǔ)=(1.1011)(3)[X+Y]補(bǔ)=(1.1100)

[Y-X]補(bǔ)=(0.1110)3．將十六進(jìn)制數(shù)據(jù)14.4CH表達(dá)成二進(jìn)制數(shù)，然后表達(dá)成八進(jìn)制數(shù)和十進(jìn)制數(shù)。

14.4CH=(10100.01001100)2=(14.23)8=(20.21875)104．對(duì)下列十進(jìn)制數(shù)表達(dá)成8位(含一位符號(hào)位)二進(jìn)制數(shù)原碼和補(bǔ)碼編碼。

(1)17；[X]原=00010001