衡量存儲器的性能指標主要有三個：4.1概述容量:存儲器系統的容量越大，表明其能夠保存的信息量越多，相應計算機系統的功能就越強，因此存儲容量是存儲器系統的第一性能指標。速度:存儲器的存取速度相對于高速的CPU總要慢1-2個數量級，這會影響到整個系統的工作效率。

成本：也是衡量存儲器系統的重要性能指標。容量速度成本1/15/20231為了兼顧以上三個方面的指標通常采用三級存儲器結構：其速度接近高速緩存的速度；其容量接近輔存的容量；位成本接近廉價慢速的輔存平均價格。

本章重點介紹半導體存儲器的工作原理、計算機主存的構成和工作過程、存儲器的層次結構。高速緩沖存儲器主存儲器輔助存儲器1/15/202324.1.1存儲器分類1．按構成存儲器的器件和存儲介質分類按構成存儲器的器件和存儲介質主要可分為：磁芯存儲器、半導體存儲器、光電存儲器、磁膜、磁泡和其它磁表面存儲器以及光盤存儲器等。

從五十年代開始，磁芯存儲器曾一度成為主存儲器的主要存儲介質。但從七十年代起，半導體存儲器逐漸取代了磁芯存儲器的地位。目前，絕大多數計算機都使用的是半導體存儲器。1/15/202332．按存儲器的存取方式分類

按存取方式可分為隨機存取存儲器、只讀存儲器等

(1)隨機存儲器RAM(RandomAccessMemory)

隨機存儲器(又稱讀寫存儲器)是指通過指令可以隨機地對各個存儲單元進行讀和寫，在計算機系統中，主存儲器大都采用隨機存儲器。按照存放信息的方式不同，隨機存儲器又可分為靜態和動態兩種。靜態RAM(SRAM)是以雙穩態元件作為基本的存儲單元來保存信息，而動態RAM(DRAM)是靠電容來存放信息的，使得這種存儲器中存放的信息容易丟失，必須定時進行刷新。1/15/20234(2)只讀存儲器ROM(Read-OnlyMemory)

只讀存儲器是一種對其內容只能讀出不能寫入的存儲器。它通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等。由于它和讀寫存儲器分享主存儲器的同一個地址空間，故仍屬于主存儲器的一部分。隨著半導體技術的發展，只讀存儲器也出現了不同的種類，如可編程序只讀存儲器PROM(ProgrammableROM)；可擦除可編程只讀存儲器EPROM(ErasibleProgrammableROM)和電可擦除可編程只讀存儲器EEPROM(ElectricErasibleProgrammableROM)以及近年來發展起來的快擦型存儲器(FlashMemory)具有EEPROM的特點。

1/15/202353．按在計算機中的作用分類

按在計算機中的作用可以分為主存儲器(內存)、輔助存儲器(外存)、緩沖存儲器等。主存儲器速度高，但容量較小，每位價格較高。輔存速度慢，容量大，每位價格低。緩沖存儲器用在兩個不同工作速度的部件之間，在交換信息過程中起緩沖作用。

1/15/202364.按掉電時所存信息是否容易丟失分類

分成易失性存儲器和非易失性存儲器。半導體存儲器(DRAM，SRAM)，屬易失性。磁帶和磁盤等磁表面存儲器，屬非易失性。

1/15/20237

雙極型半導體存儲器

MOS存儲器（靜態、動態）

主存儲器

掩膜型只讀存儲器MROM

可編程只讀存儲器PROM

可擦除可編程只讀存儲器

(EPROM，EEPROM)

快擦型存儲器存儲器

磁盤(軟盤、硬盤、盤組)存儲器

輔助存儲器

緩沖存儲器隨機存儲器(RAM)只讀存儲器(ROM)磁帶存儲器光盤存儲器1/15/20238地址寄存地址譯碼存儲體控制電路AB數據寄存讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據輸入的地址編碼來選中芯片內某個特定的存儲單元③片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作4.1.2存儲器系統結構1/15/202391.基本存儲單元一個基本存儲單元可以存放一位二進制信息，其內部具有兩個相互對立的狀態，并能夠在外部對其狀態進行識別和改變。

2.存儲體一個基本存儲單元只能保存一位二進制信息，若要存放M×N個二進制信息，就需要用M×N個基本存儲單元，它們按一定的規則排列起來，由這些基本存儲單元所構成的陣列稱為存儲體或存儲矩陣。如8k×8表示存儲體中一共8K個存儲單元，每個存儲單元存放8位二進制數據。8×1024×8=65536

基本存儲單元

存儲器系統由以下六部分組成：1/15/2023103．地址譯碼器

存儲器系統是由許多存儲單元構成的，CPU要對某個存儲單元進行讀／寫操作時，必須先通過地址總線發出所需訪問存儲單元的地址碼。地址譯碼器的作用是接受地址信號并對它進行譯碼，選中該地址碼相對應的存儲單元，以便對該單元進行讀／寫操作。存儲器地址譯碼有單譯碼與雙譯碼兩種方式。1/15/202311(2)雙譯碼

在雙譯碼結構中，將地址譯碼器分成行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)兩部分，行列選擇線交叉處即為所選中的內存單元，這種方式的特點是譯碼輸出線較少。(1)單譯碼

單譯碼方式又稱字結構，全部地址碼只用一個電路譯碼，譯碼輸出的選擇線直接選中對應的存儲單元。這一方式需要的選擇線數較多，只適用于容量較小的存儲器。1/15/202312譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼地址譯碼電路單譯碼結構(線形譯碼)雙譯碼結構(矩陣譯碼)雙譯碼可簡化芯片設計主要采用的譯碼結構1/15/202313例如假定地址信號為10位單譯碼方式：2n＝1024根譯碼輸出線。雙譯碼方式：分成兩組，每組5位，則行譯碼后的輸出線為25＝32根；列譯碼輸出線也為25＝32根；共64根譯碼輸出線。容量較大的存儲器系統，一般都采用雙譯碼方式。1/15/2023144．片選與讀／寫控制電路

片選信號用以實現存儲器芯片的選擇。當片選信號有效時，才能對其進行讀／寫操作。在選擇存儲單元時，要先進行片選，再在芯片中選擇與地址相應的存儲單元。片選信號一般由地址譯碼器的輸出及一些控制信號來形成。

讀/寫控制電路則用來控制對芯片的讀/寫操作。1/15/202315一個大容量存儲器系統往往由多個存儲器芯片組成，具體訪問哪一個存儲器芯片，則由片選控制，所以又分為片內譯碼和片外譯碼。當片選信號有效時，才可以對該芯片進行讀寫操作，通過對系統高位地址線的譯碼來選中其中的存儲芯片。1/15/2023165．I/O電路

I/O電路位于系統數據總線與被選中的存儲單元之間，用來控制信息的讀出與寫入。必要時，還可包含對I/O信號的驅動及放大處理功能。

1/15/2023176．其它外圍電路集電極開路、三態輸出緩沖器、刷新操作的控制電路等

1/15/2023184.1.3存儲器的性能指標1、存儲器容量存儲器容量是指存儲器所有存儲單元的數量，即字節數。或可以容納的二進制信息總量，即存儲信息的總位(bit)數。2、存取速度存儲器的速度直接影響計算機的速度。存取速度可用存取時間和存儲周期這兩個時間參數來衡量。3、可靠性存儲器的可靠性用MTBF(MeanTimeBetweenFailures)平均故障間隔時間來衡量。4、功耗存儲器芯片正常工作時所消耗的電能，可用某個存儲單元或整個芯片的功耗來表示。1/15/2023194.2.1靜態RAM(SRAM)1．基本存儲單元靜態RAM的基本存儲單元是由兩個增強型的NM0S反相器交叉耦合而成的觸發器。每個基本的存儲單元由六個MOS管構成，所以，靜態存儲電路又稱為六管靜態存儲電路。4.2讀寫存儲器RAM讀寫存儲器分為靜態RAM與動態RAM兩種。1/15/202320T1-T6構成一個基本存儲單元存儲一位二進制信息.T1和T2扭接,組成觸發器。T3和T4接成有源負載,構成雙穩:T1導通則T2截止,T2導通則T1截止.讀出時,可從A點獲取所保存的信息.寫入時,將相反的信號從A.B兩點同時輸入,建立新的穩態.T5,T6為該單元的行選通管T7,T8為該單元的列選通管靜態RAM的基本存儲單元典型的靜態RAM芯片T1T2T3T4ABT5T6T7T81/15/202321靜態RAM的基本存儲單元讀出時，行選使T5導通，列選使T7導通，將A點（Q端）存儲的電平經T5，T7送上數據總線。1/15/202322靜態RAM的基本存儲單元6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。

寫入時，寫入“1”，I/O端為高電平，T5，T7導通，A點為高電平使T2導通，I/O端為低電平，T6，T8導通，B點為低電平使T1截止，觸發器記憶這種狀態，存儲信息“1”。

寫入“0”時，

T1導通T2截止，觸發器記憶這種狀態，存儲信息“0”。10I/OI/O1/15/202323存儲容量為1024×418個引腳：10根地址線A9～A04根數據線I/O4～I/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND2．靜態RAM存儲器芯片Intel21141/15/202324SRAM2114的功能工作方式CS*WE*I/O4~I/O1未選中讀操作寫操作100×10高阻輸出輸入A0-A9：10根地址信號輸入引腳；I/O1-I/O4：4根數據輸入／輸出信號引腳；WE*：讀／寫控制信號輸入引腳；CS*：片選信號輸入引腳；+5V：電源；GND：地；1/15/2023253.SRAM芯片INTEL6264存儲容量為8K×828個引腳：13根地址線A12～A08根數據線D7～D0片選CS1*、CS2讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716151/15/202326SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未選中未選中寫操作讀操作1×00×011××01××10高阻高阻輸入輸出1/15/2023274.2.2動態RAM(DRAM)1．動態RAM基本存儲單元電路

動態RAM的基本存儲單元，由一個MOS管T1和位于其柵極上的分布電容C構成。當柵極電容C上充有電荷時，表示該存儲單元保存信息“1”。反之，當柵極電容上沒有電荷時，表示該單元保存信息“0”。

1/15/202328由單管T1構成,信息存放在極間電容C1上,以其是否充電來表示兩種信息狀態(有電荷為1)T1還擔負行選通任務.T2為列選通管.當T1.T2均選通時,數據線開通數據可以讀出或寫入.C2是數據線上的分布電容.1）讀出時，T1.T2均導通，C1上存儲的電荷經T1.T2送上數據線。2）寫入時，T1.T2均導通，數據線上的信息對C1進行充放電動態RAM基本存儲單元C1T2列選線C2單管動態存儲電路T1字選線X..數據線D1/15/202329動態RAM基本存儲單元C1T2列選線C2單管動態存儲電路

動態RAM的刷新為保持電容中存儲的電荷不丟失，必須對動態RAM不斷進行讀出和再寫入。稱為再生電路。T1字選線X..數據線D1/15/202330

芯片2164A的容量為64K×1位，即片內共有64K（65536）個地址單元，每個地址單元存放一位數據。需要16條地址線，地址線分為兩部分：行地址與列地址。芯片的地址引腳只要8條，內部設有地址鎖存器，利用多路開關，由行地址選通信號變低，把先出現的8位地址，送至行地址鎖存器；由隨后出現的列地址選通信號把后出現的8位地址送至列地址鎖存器。這8條地址線也用于刷新（刷新時地址計數，實現一行行刷新）。2．動態RAM存儲器芯片Intel2164A1/15/202331

64K存儲體由4個128×128的存儲矩陣構成。每個128×128的存儲矩陣，有7條行地址和7條列地址線進行選擇。7條行地址經過譯碼產生128條選擇線，分別選擇128行；7條列地址線經過譯碼也產生128條選擇線，分別選擇128列。1/15/202332

鎖存在行地址鎖存器中的7位行地址RA6-RA0同時加到4個存儲矩陣上，在每個矩陣中都選中一行，則共有512個存儲電路被選中，它們存放的信息被選通至512個讀出放大器，經過鑒別、鎖存和重寫。鎖存在列地址鎖存器中的7位列地址CA6-CA0（地址總線上的A14-A8），在每個存儲矩陣中選中一列，則共有4個存儲單元被選中。最后經過1/4I/O門電路（由RA7與CA7控制）選中一個單元，可以對這個單元進行讀寫。1/15/202333

Intel2164A的外部結構：

Intel2164A是具有16個引腳的雙列直插式芯片。?A0-A7：地址信號的輸入引腳；?：行地址選通信號輸入引腳；

?：列地址選通信號輸入引腳；?：寫允許控制信號輸入引腳；?DIN：數據輸入引腳；?DOUT：數據輸出引腳；?VDD：+5V電源引腳；?Vss

：地；1/15/202334

只讀存儲器ROM，是一種非易失性的半導體存儲器件。其中所存放的信息可長期保存，掉電也不會丟失，常被用來保存固定的程序和數據。在一般工作狀態下，ROM中的信息只能讀出，不能寫入。對可編程的ROM芯片，可用特殊方法將信息寫入，該過程被稱為“編程”。對可擦除的ROM芯片，可采用特殊方法將原來信息擦除，以便再次編程。4.3只讀存儲器ROM1/15/202335掩膜式ROM一般由生產廠家根據用戶的要求定制的。4.3.1掩膜式ROM01101010例:4ⅹ4由二次光刻版圖形掩模所決定的，一旦芯片制成后，用戶是無法變更其結構的。1001掩膜式ROM是存儲信息”1’’的位沒有MOS管而存儲信息”0’’的位有MOS管11001/15/202336

出廠時，所有存儲單元的熔絲都是完好的。編程時，通過字線選中某個晶體管。若準備寫入1，則向位線送高電平，此時管子截止，熔絲將被保留；若準備寫入0，則向位線送低電平，此時管子導通，控制電流使熔絲燒斷。換句話說，所有存儲單元出廠時均存放信息1，一旦寫入0使熔絲燒斷，就不可能再恢復。4.3.2可編程的PROM位線接數據線+5V掩膜式ROM是存儲信息”1’’的位沒有MOS管，而存儲信息”0’’的位有MOS管PROM則可通過編程使其相應位有管或無管。有管讀出時為高電平。1/15/2023371．基本存儲單元電路可擦除可編程的ROM又稱為EPROM。這種EPROM電路在N型的基片上擴展了兩個高濃度的P型區，分別引出源極（S）和漏極(D)，在源極與漏極之間有一個由多晶硅做成的柵極，但它是浮空的，被絕緣物SiO2所包圍。出廠時浮空柵極上沒有電荷，管子內沒有導電溝道，源極與漏極之間不導電，此時表示該存儲單元保存的信息為“1”；4.3.3可擦除可編程序的EPROM源極漏極1/15/202338要寫入時，則在D和S之間加上25V的高壓，另外加上編程脈沖（其寬度約為50ms），所選中的單元在這個電源作用下，D和S之間被瞬時擊穿，就會有電子通過絕緣層注入到硅柵，當高壓電源去除后，因為硅柵被絕緣層包圍，故注入的電子無處泄漏走，硅柵就為負，于是就在N基體上形成了導電溝道，從而使EPROM單元導通，輸出為“0“（或”1“）。

-----+++++1/15/202339如果要清除存儲單元中所保存的信息，就必須設法將其浮動柵上的負電荷釋放掉。當用一定波長的紫外光照射浮動柵時，負電荷便可以獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，源極與漏極之間不導電。恢復保存的信息為“1”的狀態。該單元又可重新編程。

EPROM存儲器芯片，在其上方有一個石英玻璃的窗口，紫外線正是通過這個窗口來照射其內部電路而擦除信息的，一般擦除信息需用紫外線照射l5-20分鐘。-----+++++石英玻璃窗1/15/2023402．EPROM芯片Intel2716

Intel2716是一種2K×8的EPROM存儲器芯片，雙列直插式封裝，24個引腳。其它的典型芯片有Intel2732、

Intel2764、

Intel27256等。芯片的內部結構?存儲陣列；存儲陣列由2K×8個浮動柵MOS管構成；?7位行地址譯碼器；?4位列地址譯碼器；?輸出允許、片選和編程邏輯；?數據輸出緩沖器；

1/15/202341存儲容量為2K×824個引腳：11根地址線A10～A08根數據線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss編程脈沖(2)芯片的外部結構1/15/202342(3)EPROM2716的功能工作方式CE*/PGMOE*VCCVPPDO7~DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入正脈沖1＋5V＋25V輸入編程校驗00＋5V＋25V輸出編程禁止01＋5V＋25V高阻1/15/202343(4)EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數據線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716151/15/202344

電可擦除可編程序的ROM也稱為EEPROM即E2PROM。其工作原理與EPROM類似，在E2PROM中，漏極上面增加了一個隧道二極管，它在第二柵極與漏極之間的電壓VG的作用下，可以使電荷通過它流向浮動柵；若VG的極性相反也可以使電荷從浮動柵流向漏極，所用的電流是極小的。擦除可以按字節分別進行。字節的編程和擦除都只需要10ms，可以進行在線的編程寫入。常用的典型芯片有:2816/2864等

4.3.4電可擦除可編程序的EEPROM1/15/202345應用特性：（1）對硬件電路沒有特殊要求，編程簡單。（2）采用＋5V電源擦寫的EEPROM，通常不需 要設置單獨的擦除操作，可在寫入過 程中自動擦除。（3）EEPROM器件大多是并行總線傳輸的

典型的EEPROM芯片

2816.2817(2K×8)2864(8K×8)并行

AT24C01(64×8)AT24C16(2K×8)串行電可擦除可編程的ROM（E2PROM）1/15/2023464.3.5快擦型存儲器(F1ashMemory)

快擦型存儲器具有EEPROM的特點，又可在計算機內進行擦除和編程，它的讀取時間與DRAM相似，而寫時間與磁盤驅動器相當。快擦型存儲器操作簡便，編程、擦除、校驗等工作均已編成程序，可由配有快擦型存儲器系統的中央處理機予以控制。

1/15/202347快擦型存儲器可替代EEPROM，在某些應用場合還可取代需要配備電池后援的SRAM系統，使用快擦型存儲器后可省去電池。快擦型存儲器的非易失性和快速讀取的特點，能滿足固態盤驅動器的要求。同時，可替代便攜機中的ROM，以便隨時寫入最新版本的操作系統。快擦型存儲器還可應用于MP3、U盤、各種儀器設備以及計算機的外部設備中。典型的芯片有:27F256/28F016/28F020等。

1/15/202348

CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，然后要發出相應的讀/寫控制信號，最后才能在數據總線上進行信息交流。4.4存儲器芯片擴展與CPU的連接1/15/2023494.4.1存儲芯片與CPU的連接1.存儲芯片的數據線2.存儲芯片的地址線3.存儲芯片的片選端4.存儲芯片的讀寫控制線1/15/202350在連接中要考慮的問題有以下幾個方面：

1．CPU總線的負載能力；

2．CPU的時序和存儲器的存取速度之間的配合問題；

3．存儲器的地址分配和片選問題；

內存通常分為RAM和ROM兩大部分。而RAM又分為系統區和用戶區，用戶區又要分成數據區和程序區。ROM的分配也類似，所以內存的地址分配是一個重要的問題。單片存儲器芯片的容量是有限的，通常要由許多片才能組成一個存儲器，即如何產生片選信號的問題。4．控制信號的連接；

CPU在與存儲器交換信息時，通常有以下幾個控制信號：

()，，以及WAIT信號。這些信號如何與存儲器要求的控制信號相連，以實現所需的控制功能。1/15/202351計算機的內存一般要求容量很大，單片存儲器芯片不能滿足需求，需要用到多片芯片的連接與擴展。存儲器芯片擴展的方法有以下兩種。

4.4.2存儲器芯片的擴展1．存儲器芯片的位擴充2．存儲器芯片的字擴充1/15/2023521．存儲器芯片的位擴充若芯片的數據線正好8根：一次可從芯片中訪問到8位數據(一個字節）全部數據線與系統的8位數據總線相連若芯片的數據線不足8根如2114（1K×4）一次不能從一個芯片中訪問到8位數據利用多個芯片擴充數據位（兩片2114組成一個字節，8片2164構成64K×8的存儲器）這個擴充方式簡稱“位擴充”1/15/2023532114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多個位擴充的存儲芯片的數據線連接于系統數據總線的不同位數其它連接都一樣這些芯片應被看作是一個整體常被稱為“芯片組”兩片2114擴充成1K×8的存儲器同時選中兩片2114的同一個地址單元,分別讀寫低4位和高4位1/15/2023542．存儲器芯片的字擴充存儲系統常需利用多個存儲芯片擴充容量，也就是擴充了主存儲器地址范圍這種擴充簡稱為“地址擴充”或“字擴充”進行“地址擴充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統的高位地址線相關聯來實現1/15/202355例:

用2K×8的2716存儲器芯片組成8K×8的存儲器系統。由于每個芯片的字長為8位，滿足存儲器系統的字長要求。但每個芯片容量為2KB，故需用4片2716進行字擴充。000110110000H-07FFH0800H-0FFFH1000H-17FFH1800H-1FFFH芯片的地址引腳直接接CPU的低位地址引腳輸出允許與CPU的RD接數據輸出與CPU的數據引腳連接CPU的高位地址經譯碼接片選M/IO接譯碼器片選1/15/202356地址碼A15…A13

A12A11A10A9…A0地址范圍芯片編號0…00000…0┇0…00011…10000H┇07FFH2716-10…00100…0┇0…00111…10800H┇0FFFH2716-20…01000…0┇0…01011…11000H┇17FFH2716-30…01100…0┇0…01111…11800H┇1FFFH2716-4根據硬件連線圖存儲器的地址分配范圍如下：

1/15/2023573．同時進行位擴充與字擴充

在有些情況下，存儲器芯片的字長和容量均不符合存儲器系統的要求，需要用多片存儲器芯片同時進行位擴充和字擴充，以滿足系統的要求。例3用1K×4的2114芯片組成2K×8的存儲器系統。1/15/202358例:

一個存儲器系統包括2KRAM和8KROM，分別用1K×4的2114芯片和2K×8的2716芯片組成。要求ROM的地址從1000H開始，RAM的地址從3000H開始。試完成硬件連線及相應的地址分配表。

0100111001011101101111000H-17FFH1800H-1FFFH2000H-27FFH2800H-2FFFH3000H-33FFH3800H-3BFFH1/15/2023594.4.3譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：

74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS1541/15/202360

地址譯碼器常用74LS138，它的引腳和功能表如圖所示。

74LS138有三個使能端G1=1

、G2A=0

和G2B=0；

3個譯碼輸入端C、B、A決定8個輸出端的狀態。12345678910111213141516ABCG1Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖G2BG2AY0Y1Y2Y3Y4Y5Y6Y7G1G2BG2ACBA74LS138原理圖1/15/20236174LS138的功能表片選輸入編碼輸入輸出G1G2AG2BCBAY7*~Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無效）

1/15/2023621.全譯碼全譯碼：所有的系統地址線均參與對存儲 單元的譯碼尋址，包括:片內譯碼：低位地址線對芯片內各存儲單元的 譯碼尋址。片選譯碼：高位地址線對存儲芯片的譯碼尋址采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復。譯碼電路可能比較復雜、連線也較多。1/15/202363全譯碼示例A15A14A13A16CBAG1138

2764A19A18A17A12～A0CEY6G2AG2BIO/M1C000H1DFFFH全0全1000

1

110000

1

110地址范圍A12~A0A19A18A17A16A15A14A131/15/2023642.部分譯碼部分譯碼：只有部分高位地址線參與對存儲 芯片的譯碼每個存儲單元將對應多個地址（地址重復），需要選取一個可用地址可簡化譯碼電路的設計但系統的部分地址空間將被浪費1/15/202365部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAG1G2AG2BIO/MCECECECEY0Y1Y2Y3A19~A15A14~

A12A11~A0一個可用地址1234××10×××10×××10×××10×000001010011全0~全1全0~全1全0~全1全0~全120000H~20FFFH21000H~21FFFH22000H~22FFFH23000H~23FFFH1/15/2023663.線選譯碼線選譯碼：只用少數幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）雖構成簡單，但地址空間嚴重浪費必然會出現地址重復（一個存儲單元對應多個存儲地址）地址空間不連續一個存儲地址可能會對應多個存儲單元多個存儲單元共用的存儲地址不應使用1/15/202367線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19~

A15A14A13A12~A0一個可用地址12××××××××××1001全0~全1全0~全104000H~05FFFH02000H~03FFFH切記：

A14A13＝00的情況不能出現00000H～01FFFH的地址不可使用1/15/202368

4.組合電路譯碼電路

A15A14A13

A12A11

100

0

0

Y0

0

1

Y1

1

0

Y2

1

1

Y3

8000H～87FFH8800H～8FFFH9000H～97FFH9800H～9FFFH這種設計方法浪費硬件資源，Y4-Y7狀態不確定！1/15/2023695.二級譯碼電路

A15A14A13

A12A11

1

0

0

0

0

Y0

0

1

Y1

1

0

Y2

1

1

Y3

8000H～87FFH8800H～8FFFH9000H～97FFH9800H～9FFFH1/15/2023701．設計一個存儲器系統，CPU為8088，RAM為16K，ROM為2K；地址從4000H開始，ROM在高位地址，RAM在低位地址，現有兩種芯片：2K×8的EPROM芯片2716和8K×8的靜態RAM芯片6264。⑴畫出硬件連接圖⑵寫出各芯片的地址范圍。1/15/202371目前計算機使用的內存主要為動態RAM，它具有價格低，容量大的特點，但由于是用電容存儲信息，所以存取速度難以提高，在半導體存儲器中，雙極型靜態RAM的存取速度可與CPU速度處于同一數量級，但這種RAM價格較貴，功耗大，集成度低，要達到與動態RAM相同的容量時，其體積就比較大，也就不可能將存儲器都采用靜態RAM。因此就產生出一種分級處理的辦法，即在主存和CPU之間加一個容量相對小的雙極型靜態RAM作為高速緩沖存儲器(簡稱Cache)4.5高速緩沖存儲器Cache1/15/202372在CPU和存儲器之間放置高速緩沖存儲器，組成由高速緩沖存儲器和主存構成一個“兩級”的存儲系統。CPU主存Cache“兩級”的存儲系統4.5.1主存－Cache的層次結構1/15/202373

對大量典型程序的運行情況分析結果表明，在一個較短的時間內，由程序產生的地址往往集中在存儲器邏輯地址空間的很小范圍內。數據的這種集中傾向雖不如指令明顯，但對數組的存儲和訪問以及工作單元的選擇也可以使存儲器地址相對集中。1/15/202374

這種對局部范圍的存儲器地址頻繁訪問，而對此范圍以外的地址則訪問甚少的現象，稱為程序訪問的局部性。根據程序的局部性原理，在主存和CPU之間設置Cache，把正在執行的指令地址附近的一部分指令或數據的副本從主存裝入Cache中，供CPU在一段時間內使用，是完全可行的。1/15/202375

管理這兩級存儲器的部件為Cache控制器(82385)，CPU和主存之間的數據傳輸都必須經過Cache控制器，Cache控制器將來自CPU的數據讀寫請求，轉向Cache存儲器，如果數據在Cache中，則CPU對Cache進行操作，稱為一次命中。命中時，CPU從Cache中讀(寫)數據。由于Cache速度與CPU速度相匹配，因此不需要插入等待狀態。目前，大容量的Cache存儲器使CPU訪問Cache的命中率高達90％至99％，大大提高了CPU訪問數據的速度，提高了系統的性能。Cache控制器1/15/202376

若數據塊不在Cache中，稱為一次失敗（不命中）。如果是做讀操作，則CPU需從主存讀取信息的同時，Cache替換部件把該地址所在的那塊存儲內容從主存拷貝到Cache中。如果是做寫操作，很多計算機系統只向主存寫入信息，不必同時把這個地址單元所在的整塊內容調入Cache存儲器。這時，CPU必須在其機器周期中插入等待周期。1/15/202377

對典型程序的運行情況分析結果表明，存在著對局部范圍的存儲器地址訪問頻繁，而對此范圍以外的地址則訪問甚少的現象，稱為程序訪問的局部性。設置Cache可將正在執行的指令地址附近的一部分指令或數據從主存裝入Cache中，供CPU在一段時間內使用，可提高指令執行的速度。

4.5.2Cache的基本工作原理1/15/202378Cache存儲器存放主存中的一部分程序塊和數據塊的副本，是以塊為單位的存儲方式。每一塊加有一個標記，指明它是主存的哪一塊副本，Cache的容量和塊的大小是影響Cache效率的重要因素，常用“命中率”來測量Cache的效率。在Pentum以后的CPU中，集成了數據Cache和指令Cache，與主機板上的Cache存儲器形成兩級Cache結構。第一、二級Cache結合，提高了命中率，加快了處理速度，使CPU對Cache的操作命中率高達98％以上。

1/15/202379Cache作為存儲器，具有兩種基本操作，即讀操作和寫操作。

CPU讀操作時分兩種情形：一是需要的數據已在Cache存儲器中，只需直接訪問Cache存儲器；另一種是需要的數據未裝入Cache，CPU需從主存讀取信息。同時，Cache替換部件把該地址所在的存儲內容從主存拷貝到Cache中。

Cache的基本操作1/15/202380CPU寫操作時也分兩種情形：一是命中時，將新的內容寫入Cache存儲器中，并同時寫入主存，保證主存和副本內容一致，這種方法稱寫直達法或稱通過式寫(簡稱通寫法)。考慮到寫入的數據往往是中間結果，每次都寫入主存很浪費時間，于是設計成每次只向Cache寫入，并用標志加以注明，直到Cache中被寫過的塊要被新進入Cache的信息塊取代時，才一次性寫回主存。這種方法稱為回寫法。

1/15/202381地址映象：為了把信息放到Cache中，必須應用某種函數把主存地址映象到Cache中定位。地址變換：當信息按這種映象關系裝入Cache后，系統在執行程序時，應將主存地址變換為Cache地址，這個變換過程叫做地址變換

4.5.3地址映象1/15/202382Cache中的一個存儲塊要與主存中的若干個存儲塊相對應，即若干個主存地址將映象成同一個Cache地址。根據不同的地址對應方法，地址映象的方式通常有:

直接映象全相聯映象組相聯映象1/15/2023831．直接映象每個主存地址映象到Cache中的一個指定地址的方式稱為直接映象。在直接映象方式下，主存中存儲單元的數據只可調入Cache中的一個固定位置，如果主存中另一個存儲單元的數據也要調入該位置，則將發生沖突。直接映象函數可定義為：

j＝imod2N

j是Cache中的塊號；i是主存中的塊號。Cache被分成2N塊，主存被分成同樣大小的2M塊。1/15/202384直接映象是一種最簡單的地址映象方式，它的地址變換速度快，而且不涉及其它兩種映象方法中的替換策略問題。缺點是不夠靈活，這使得Cache存儲空間得不到充分利用，并降低了命中率。尤其是當程序往返訪問兩個相互沖突的塊中的數據時，Cache的命中率將急劇下降。1/15/202385在這種映象方式中，主存的第0塊，第2N塊，…

第2N+l塊，…，只能映象到Cache的第0塊，而主存的第1塊，第2N+l塊，第2N+1+1塊，…，只能映象到Cache的第1塊，…依次類推。1/15/202386只需判斷主存地址中的某些字段即可確定所需字塊是否已在CACHE存儲器中例如：一個8KB的Cashe,共有8個塊，每個塊有1KB。這時Cache控制器中的地址映射表存放了主存中的8個映射地址，映射地址只與主存地址的高位地址A19-A13對應，可根據主存地址的A12-A10來查表，以確定該快是否已在Cache存儲器中。查找時只需比較一個映射地址即可確定是否命中。A12-A10=000則一定存放在Cashe的第0塊！只需比較表中的第0號映射地址就可以！A19-A131/15/2023872．全相聯映象全相聯映象方式是最靈活但成本最高的一種方式，它允許主存中的每一個字塊映象到Cache存儲器的任何一個字塊位置上，也允許從確實已被占滿的Cache存儲器中替換出任何一個舊字塊。當訪問一個塊中的數據時，塊地址要與Cache塊表中的所有地址標記進行比較以確定是否命中。在數據塊調入時，存在著一個比較復雜的替換策略問題，即決定將數據塊調入Cache中什么位置，將Cache中哪一塊數據調出到主存。確定是否命中需要比較地址映射表中的全部8個地址1/15/202388例如：一個8KB的Cashe,共有8個塊，每個塊有1KB。這時Cache控制器中的地址映射表存放了主存中的8個映射地址，映射地址保存了調入該塊的主存地址中高位地址的A19-A10，訪存時根據主存地址的A19-A10與表中的8個映射地址逐個比較，以確定該塊是否已在Cache存儲器中。1/15/202389全相聯方法只有在Cache中的塊全部裝滿后才會出現塊沖突，所以塊沖突的概率低，Cache的利用率高。但全相聯Cache中塊表查找的速度慢，由于Cache的速度要求高，因此全部比較和替換策略都要用硬件實現，控制復雜，實現起來也比較困難。這是一個理想的方案，但實際上由于它的成本太高而不能采用。1/15/2023903．組相聯映象組相聯映象方式是全相聯映象和直接映象的一種折衷方案。這種方法將存儲空間分成若干組，各組之間是直接映象，而組內各塊之間則是全相聯映象。在組相聯映象方式下，主存中存儲塊的數據可調入Cache中一個指定組內的任意塊中。它是上述兩種映象方式的一般形式，如果組的大小為1時就變成了直接映象；如果組的大小為整個Cache的大小時就變成了全相聯映象。1/15/202391