計算機系統結構課后答案unit4計算機系統結構課后答案unit4計算機系統結構課后答案unit4資料僅供參考文件編號：2022年4月計算機系統結構課后答案unit4版本號：A修改號：1頁次：1.0審核：批準:發布日期：第四章課后題1、設二級虛擬存儲器的TA1=10^(-7)s、TA2=10^(-2)s,為使存儲層次的訪問效率e達到最大值的80%以上，命中率H至少要求達到多少實際上這樣高的命中率是很難達到的，那么從存儲層次上如何改進？

解：∵e=1/[H+(1-H)r]且r=TA2/TA1∴H至少達到%

這樣的命中率很難達到，可在二級存儲器間加一層電子磁盤，降低r，從而降低對H的要求。2、程序存放在模32單字交叉存儲器中，設訪存申請隊的轉移概率λ為25%,求每個存儲周期能訪問到的平均字數。當模數為16呢由此你可得到什么結論解：B=[1-(1-λ)^m]/λ由λ=,m=32求得：B=4-4*(3/4)^32=4同理，m=16時,B=4-4*(3/4)^16=由此可看出，當轉移概率λ為25%比較大時，采用模32與模16的每個存儲周期能訪問的平均字數非常相近。就是說，此時，提高模數m對提高主存實際頻寬已不顯著。實際上，模數m的進一步增大，會因工程實現上的問題，導致實際性能反而可能比模16的還要低，且價格更高。所以模數m不宜太大。對于λ為25%的情況，可以計算機出m=8時，其B已經接近于了。3、設主存每個分體的存取周期為2μs，寬度為4個字節。采用模m多分體交叉存取，但實際頻寬只能達到最大頻寬的倍。現要求主存實際頻寬為4MB/S,問主存模數m應取多少方能使兩者速度基本適配其中m取2的冪。

解：由題意已知存取周期Tm=2*10^(-6)s,寬度W=4B,B實==4*2^20B/S,

Bm=W*m/Tm=*10^6B/S

m=Bm*Tm/W=*10^6*2*10^-6/4=

所以m取4能滿足要求

.

①微秒（百萬分之一秒)1μs=10^-6s

②計量單位中的M(兆)是10的6次方，見到M自然想起要在該數值的后邊續上六個0，即擴大一百萬倍。在二進制中，MB也表示到了百萬級的數量級，但1MB不正好等于1000000字節，而是1048576字節，即1MB=2E+20Bytes=1048576Bytes。4、某虛擬存儲器共8個頁面，每頁1024個字，實際主存為4096個字，采用頁表法進行地址映象。映象表的內容如下表1所示。實頁號裝入位3111203021100100表1虛頁號實頁號裝入位031111220330421510601700表2(1)列出會發生頁面失效的全部虛頁號；解：根據頁表法列出表2，當裝入位為0時，即為頁面失效，再找出相對應的虛頁號即可。會發生頁面失效的全部虛頁號為：2,3,5,7(2)按以下虛地址計算主存實地址：0，3728，1023，1024，2055，7800，4096，6800。解：虛頁號=│_虛地址/頁面大小_│實地址＝(實頁號*頁面大小)＋(虛地址－虛頁號*頁面大小)虛地址03728102310242055780040966800虛頁號03012746實頁號33312020裝入位10110011實地址3072372840951024205563220486565、一個段頁式虛擬存儲器。虛地址有2位段號、2位頁號、11位頁內位移（按字編址），主存容量為32K字。每段可有訪問方式保護，其頁表和保護位如下表所示。(1)此地址空間中共有多少個虛頁？

解：2Nv頁，而Nv=用戶虛頁號=段號S+頁號P此地址空間中共有2^Nv=2^(2+2)=16個虛頁6、設某程序包含5個虛頁，其頁地址為4，5，3，2，5，1，3，2，2，5，1，3。當使用LRU算法替換時，為獲得最高命中率，至少應分配給該程序幾個實頁其可能的最高命中率為多少？

7.采用頁式管理的虛擬存儲器，分時運行兩道程序。其中，程序X為DO50I=1,3B(I)=A(I)-C(I)IF(B(I)·LE·0)GOTO40D(I)=2*C(I)-A(I)IF(D(I)·EQ·0)GOTO5040E(I)=050CONTINUEData:A=(-4,+2,0)C=(-3,0,+1)每個數組分別放在不同的頁面中;而程序Y在運行過程中，其數組將依次用到程序空間的第3,5,4,2,5,3,1,3,2,5,1,3,1,5,2頁。如果采用LRU算法，實存卻只有8頁位置可供存放數組之用。試問為這兩首程序的數組分別分配多少個實頁最為合適為什么解答：分別分配給程序X和Y的數組4個實頁最為合適。根據題意，程序X依次調用數組A,C,B,B,E,A,C,B,B,C,A,D,D,E,A,C,B,B,E中的數據。設程序X中的數組A,B,C,D,E分別存放于程序空間的第1,2,3,4,5頁，則程序的頁地址流為：1，3，2，2，5，1，3，2，2，3，1，4，4，5，1，3，2，2，5。分析使用LRU算法對程序X的頁地址流進行堆棧處理的過程可知，分配給程序X的數組5個實頁最為合適;分析使用LRU算法對程序Y的頁地址流進行堆棧處理的過程可知，分配給程序Y的數組4個實頁最為合適。但實存只有8頁位置可供存放數組之用，所以，分別分配給程序X和Y的數組4個實頁。note:分時運行在微觀上是串行的，就是說，分時運行時把時間劃分為若干時間片，每個程序輪流占用時間片;在宏觀上是并行的，就是說，每個程序在一個時間片內并不能運行完。總的來看，是同時運行的，所以兩個程序分配的實頁和不能大于8。參考：上面的FORTRAN源代碼轉成C后main(){intA[]={-4,2,0};intC[]={-3,0,1};for(i=0,i<3,i++){B[i]=A[i]-C[i];if(B[i]<0)E[i]=0;else{D[i]=2*C[i]-A[i];if(D[i]<>0)E[i]=0;};};}

8.設一個按位編址的虛擬存儲器，它應可對應1K個任務，但在一段較長時間內，一般只有4個任務在使用，故用容量為4行的相聯寄存器組硬件來縮短被變換的虛地址中的用戶位位數；每個任務的程序空間最大可達4096頁，每頁為512個字節，實主存容量為2＾20位；設快表用按地址訪問存儲器構成，行數為32，快表的地址是經散列形成；為減少散列沖突，配有兩套獨立相等比較電路。請設計該地址變換機構，內容包括：

(1)畫出其虛、實地址經快表變換之邏輯結構示意圖；

(2)相聯寄存器組中每個寄存器的相聯比較位數；

(3)相聯寄存器組中每個寄存器的總位數；

(4)散列變換硬件的輸入位數和輸出位數；

(5)每個相等比較器的位數；

(6)快表的總容量（以位為單位）。

解:

(1)依題意得知：

虛地址為34位，其中用戶號為10位（對應1K的任務）、虛頁號12位（每個任務4096頁）、頁內位移12位（每頁512字節，512字節=512*8=1024*4=2^12）

實地址為20位，其中實頁號8位，頁內位移12位（與虛頁頁內位移對應）

相聯寄存器的作用：把10位的用戶號轉換為2位的ID（因為一般只有4個任務在使用），并把ID與虛地址的虛頁號合并到快表中查實頁號。

快表的作用：相當于頁表，即虛頁號對實頁號的對應關系。但又有所簡化（原因是如果用用戶號和虛頁號與實頁號對應，前者就有22位，現改進后虛頁號只有14位了）

(2)相聯寄存器組中每個寄存器的相聯比較位數為10（與虛地址中的用戶號寬度對應）(3)相聯寄存器組中每個寄存器的總數為12（用戶號寬度+ID寬度）(4)散列變換硬件的輸入位數為14位（虛頁號寬度+相聯寄存器中ID的寬度），輸出位數為8位（與主存中的實頁號寬度對應）(5)每個相等比較器的位數=ID+用戶虛頁號nv'=2+12=14(位)。(6)快表的總容量：32行*（14(輸入位數)+8（輸出位數））*2=32*22*29.考慮一個920個字的程序，其訪問虛存的地址流為20，22，208，214，146，618，370，490，492，868，916，728。(1)若頁面大小為200字，主存容量為400字，采用FIFO替換算法，請按訪存的各個時刻，寫出其虛頁地址流，計算主存的命中率；(2)若頁面大小為100字，再做一遍；(3)若頁面大小為400字，再做一遍；(4)由(1)、(2)、(3)的結果可得出什么結論(5)若把主存容量增加到800字，按第(1)小題再做一遍，又可得出什么結論解：(1)主存容量400字，頁面大小200字，所以主存實頁數為2；把地址流轉換為頁地址流，以第一個虛地址流轉換為頁地址流為例說明：求模公式為：INT（地址/頁面大小），就是把地址整除于頁面大小，得INT（20/200）=0，下同，所以頁地址流為：0,0,1,1,0,3,1,2,2,4,4,3按FIFO算法得出替換過程為：0（調入），0（命中），1（調入），1（命中），0（命中），3（替換0，0比1先入隊，所以被替換，下同），1（命中），2（替換1），2（命中），4（替換3），4（命中），3（替換2），所以總共命中6次。故命中率H=6/12=50%(2)方法同（1）H=25%(3)H=50%(4)由以上結論可得，FIFO算法的條件下，當頁面大小發生變化時，其命中率變化是：一開始隨頁面大小增大命中率（第一步與第二步比較），但當頁面大小增到一定時，命中率不再增加（第一步與第三步比較）。(5)命中率為58%，結論是如果分配給主存容量增加時可以搞高命中率。10.在一個頁式二級虛擬存儲器中，采用FIFO算法進行頁面替換，發現命中率H太低，因此有下列建議：(1)增大輔存容量;(2)增大主存容量(頁數);(3)FIFO改為LRU;(4)FIFO改為LRU，并增大主存容量(頁數);(5)FIFO改為LRU，并增大頁面大小。試分析上述各建議對命中率的影響情況。解答：(1)增大輔存容量，對命中率H無影響。(2)增大主存容量(頁數)，可普遍提高命中率。(3)FIFO改為LRU，一般可提高命中率。(4)FIFO改為LRU，并增大主存容量(頁數)，一般可使命中率有較大提高。(5)FIFO改為LRU，并增大頁面大小，如果原來頁面很小，則會使命中率顯著上升，如果原來頁面很大，則會使命中率下降。11.采用組相聯映象的Cache存儲器，Cache為1KB，要求Cache的每一塊在一個主存周期內能從主存取得。主存模4交叉，每個分體寬為32位，總容量為256KB。用按地址訪問存儲器構成相聯目錄表實現主存地址到Cache地址的變換，并約定用4個外相等比較電路。請設計此相聯目錄表，求出該表之行數、總位數及每個比較電路的位數。解答：設Cache地址中的組內塊號為s，相聯目錄表的行數是2^(13-s)，總位數是(8+2s)*2^(15-s)，每個比較電路的位數為8+s。剖析：在一個主存周期內主存能訪問到的字節數為mW=4*32/8=16(Byte)。要求Cache的每一塊在一個主存周期內能從主存取得，所以，Cache中每塊的塊內字數不能大于16Bytes。為了加速調塊，一般讓每塊的大小等于在一個主存周期內主存能訪問到的字數，即16Bytes。設Cache地址中的組內塊號為s，相聯目錄表的行數=Cache地址內的組數Q=Cache容量/(每組塊數*每塊大小)=1KB/(S*4*32)=2^13/(2^s*2^7)=2^(6-s)。主存塊數/Cache塊數=256=2*8，所以，主存地址中的區號nd=8。每個比較電路的位數=nd+s'=nd+s=8+s。相聯目錄表的總位數=表中子目錄表的個數*每個子目錄表的位數*相聯目錄表的行數=4*(nd+s'+s)*Q=4*(8+2s)*2^(6-s)=(8+2s)*2^(8-s)。note：若認為相等比較電路的個數=組內塊數，則相聯目錄表的行數=2^4，每個比較電路的位數=10，相聯目錄表的總位數=12*2^6。12.有一個Cache存儲器。主存共分8個塊(0~7),Cache為4個塊(0~3),采用組相聯映象，組內塊數為2塊，替換算法為近期最少使用算法(LRU)。

(1)畫出主存、Cache地址的各字段對應關系(標出位數)圖;

(2)畫出主存、Cache空間塊的映象對應關系示意圖;

(3)對于如下主存塊地址流：1,2,4,1,3,7,0,1,2,5,4,6,4,7,2,如主存中內容一開始未裝入Cache中，請列出Cache中各塊隨時間的使用狀況;

(4)對于(3),指出塊失效又發生塊爭用的時刻;

(5)對于(3),求出此期間Cache的命中率。

解答：

(1)主存地址、Cache地址的各字段的位數及其對應關系如下圖所示

(2)主存塊、Cache塊的映象對應關系如下圖所示

(3)Cache中各塊隨時間的使用狀況如下圖所示。圖中標*號的是候選替換塊的塊號，H：命中;R：替換;L：失效。

(4)發生塊失效又發生塊爭用的時刻有6、7、9、10、11、12、14、15。(5)Cache的塊命中率Hc=3/15=。剖析：由于主存塊、Cache塊之間存在上述的映象對應關系，主存的第0、1、4、5塊只能映象裝入或替換物理Cache的第0、1塊;主存的第2、3、6、7塊只能映象裝入或替換物理Cache的第2、3塊。13.采用組相聯映象，LRU替換算法的Cache存儲器，發現等效訪問速度不高，為此建議：(1)增大主存容量;(2)增大Cache的塊數(塊的大小不變);(3)增大組相聯組的大小(塊的大小不變);(4)增大塊的大小(組的大小和Cache總容量不變);(5)提高Cache本身器件的