1、概 述一、時序電路的特點1. 邏輯功能特點 任何時刻電路的輸出，不僅和該時刻的輸入信號有關，而且還取決于電路原來的狀態。2. 電路組成特點(1) 與時間因素 (CP) 有關；(2) 含有記憶性的元件(觸發器)。組合邏輯電 路存儲電路x1xiy1yjw1wkq1ql輸入輸出1概 述一、時序電路的特點1. 邏輯功能特點 任二、時序電路邏輯功能表示方法1. 邏輯表達式(1) 輸出方程(3) 狀態方程(2) 驅動方程2. 狀態表、卡諾圖、狀態圖和時序圖組合邏輯電 路存儲電路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP2二、時序電路邏輯功能表示方法1. 邏輯表達式(1)

2、輸出方程三、時序邏輯電路分類1. 按邏輯功能劃分：計數器、寄存器、讀/寫存儲器、順序脈沖發生器等。2. 按時鐘控制方式劃分：同步時序電路觸發器共用一個時鐘 CP，要更新狀態的觸發器同時翻轉。異步時序電路電路觸發器沒有共用一個 CP。3. 按輸出信號的特性劃分：Moore型Mealy型存儲電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存儲電路組合電路組合電路3三、時序邏輯電路分類1. 按邏輯功能劃分：計數器、寄存器、讀445.1 時序電路的基本分析和設計方法5.1.1 時序電路的基本分析方法一、 分析的一般步驟時序電路時鐘方程驅動方程狀態表狀態圖時序圖CP觸發沿

3、特性方程輸出方程狀態方程計算55.1 時序電路的基本分析和設計方法5.1.1 時序電路二、 分析舉例寫方程式時鐘方程輸出方程(同步)驅動方程狀態方程特性方程(Moore 型)例 5.1.1解1J1KC11J1KC11J1KC1&FF1FF0FF2CPY6二、 分析舉例寫方程式時鐘方程輸出方程(同步)驅動方程狀態方計算，列狀態轉換表CPQ2 Q1 Q0 Y012345010 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 11畫狀態轉換圖000001/1011/1111/1110/1100/1/0有效狀態和有效循環010101/1/1無效狀態和無效循環能否

4、自啟動?能自啟動：存在無效狀態，但沒有形成循環。不能自啟動：無效狀態形成循環。方法17計算，列狀態轉換表CPQ2 Q1 Q0 Y012345010方法2 利用卡諾圖求狀態圖11001100Q2n+1Q2nQ1nQ0n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 10 00001111Q0n+1Q2nQ1nQ0n0100 01 11 00Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 100010111111010000101101000000010111111101000101018方法2 利用卡諾圖求狀態圖1100110

5、0Q2n+1畫時序圖000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿觸發Q2Q1Q0000001011111110100000Y9畫時序圖000001/1011/1111/1110/11005.1.2 時序電路的基本設計方法1. 設計的一般步驟時序邏輯問題邏輯抽象狀態轉換圖（表）狀態化簡最簡狀態轉換圖（表）電路方程式（輸出方程、狀態方程）根據狀態方程、觸發器特性方程，求出驅動方程選定觸發器的類型邏輯電路圖檢查能否自啟動105.1.2 時序電路的基本設計方法1. 設計的一般步驟時序2. 設計舉例按如下狀態圖設計時序電路。000/0/0/0/0/00

6、01010011100101/1解已給出最簡狀態圖，若用同步方式：輸出方程00 01 11 1001 Y000001為方便，略去右上角 標n。狀態方程00 01 11 1001 1010100100011例 5.1.2112. 設計舉例按如下狀態圖設計時序電路。000/0/0/0/選用 JK 觸發器驅動方程約束項邏輯圖CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&檢查能否自啟動：110111000能自啟動/0/1(Moore型)12選用 JK 觸發器驅動方程約束項邏輯圖CP1KC1FF1&11/1例 5.1.3設計 一個串行數據檢測電路，要求輸入3 或 3 個以上數據1時

7、輸出為 1，否則為 0。解邏輯抽象，建立原始狀態圖S0 原始狀態(0)S1 輸入1個1S2 連續輸入 2 個 1S3 連續輸入 3 或 3 個以上 1S0S1S2S3X 輸入數據Y 輸出入數據0/01/00/01/00/00/01/1狀態化簡S0S1S20/01/00/01/00/01/10/00/0131/1例 5.1.3設計 一個串行數據檢測電路，要求輸入狀態分配、狀態編碼、狀態圖S0S1S20/01/00/01/00/01/1M = 3，取 n = 2S0 = 00S1 = 01S2 = 110001110/01/00/01/00/01/1選觸發器、寫方程式選 JK ( ) 觸發器,同步

8、方式輸出方程Q1nQ0nX0100 01 11 10Y000001Q11Q21狀態方程14狀態分配、狀態編碼、狀態圖S0S1S20/01/00/01/驅動方程約束項&邏輯圖CPX1Y1J1KC1FF0Q0(Mealy 型)無效狀態 10000010000/01111111/1能自啟動Q11KC1FF1&1J15驅約束項&邏CPX1Y1J1KC1FF0Q0(Mealy 型16165.2 計數器 (Counter)5.2.1 計數器的特點和分類一、計數器的功能及應用1. 功能：對時鐘脈沖 CP 計數。2. 應用：分頻、定時、產生節拍脈沖和脈沖序列、進行數字運算等。二、計數器的特點1. 輸入信號：計

9、數脈沖 CPMoore 型2. 主要組成單元：時鐘觸發器17175.2 計數器 (Counter)5.2.1 計數器的特三、 計數器的分類按數制分：二進制計數器十進制計數器N 進制(任意進制)計數器按計數方式分：加法計數器減法計數器可逆計數 (Up-Down Counter)按觸發器翻轉是否同時分：同步計數器 (Synchronous )異步計數器 (Asynchronous )按開關元件分：TTL 計數器CMOS 計數器1818三、 計數器的分類按數制分：二進制計數器按計數加法計數器按觸5.2.2 二進制計數器計數器計數容量、長度或模的概念 計數器能夠記憶輸入脈沖的數目，即電路的有效狀態數

10、M 。3 位二進制同步加法計數器：00001111/14 位二進制同步加法計數器：000111/1n 位二進制同步加法計數器：19195.2.2 二進制計數器計數器計數容量、長度或模的概念 一、二進制同步計數器1. 3位二進制同步加法計數器(1) 結構示意框圖與狀態圖三位二進制同步加法計數器CPCarry輸入計數脈沖送給高位的進位信號000001/0010/0011/0100/0101/0110/0111/0/12020一、二進制同步計數器1. 3位二進制同步加法計數器(1) FF2、FF1、FF0Q2、Q1、Q0設計方法一：按前述設計步驟進行 （P297 299）設計方法二：按計數規律進行級

11、聯 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n來一個CP翻轉一次J0= K0 = 1當Q0=1，CP到來即翻轉J1= K1 = Q0當Q1Q0=1，CP到來即翻轉J2= K2 = Q1Q0= T0= T1= T2(2) 分析和選擇觸發器2121FF2、FF1、FF0Q2、Q1、Q0設計方法一：按前述設計J0= K0 =1J1= K1 = Q0J2= K2 = Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行進位觸

12、發器負載均勻CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行進位低位觸發器負載重(3) 用T 型觸發器構成的邏輯電路圖22C = Q2n Q1n Q0n22J0= K0 =1J1= K1 = Q0J2= K2 = Q(5) n 位二進制同步加法計數器級聯規律：(4) 用T 型觸發器構成的邏輯電路圖CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&2323(5) n 位二進制同步加法計數器級聯規律：(4) 用T B = Q2n Q1n Q0nBorrow若用T 觸發器：2. 3 位二進制同步減法計數器CPQ

13、2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000 向高位發出的借位信號T0 = 1T1=Q0nT2= Q1n Q0n級聯規律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q22424B = Q2n Q1n Q0nBorrow若用T 觸發器：3. 3 位二進制同步可逆計數器(1) 單時鐘輸入二進制同步可逆計數器加/減控制端加計數T0 = 1、T1= Q0n、 T2 = Q1nQ0n減計數T0 = 1、T1= Q0n、 T2= Q1nQ0nCPQ01J1KC1FF01Q0Q21J1K

14、C1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B25253. 3 位二進制同步可逆計數器(1) 單時鐘輸入二進制同(2) 雙時鐘輸入二進制同步可逆計數器加計數脈沖減計數脈沖CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和CPD 互相排斥CPU = CP，CPD= 0CPD= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD2626(2) 雙時鐘輸入二進制同步可逆計數器加計數脈沖減計數脈沖C4. 集成二

15、進制同步計數器(1) 集成 4 位二進制同步加法計數器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地引腳排列圖邏輯功能示意圖74161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同步并行置數CR=1，LD=0，CP異步清零Q3 Q0 = D3 D0 1) 74LS161 和 74LS16327274. 集成二進制同步計數器(1) 集成 4 位二進制

16、同步加74161的狀態表 輸 入 輸 出 注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計 數 保 持 保 持 0清零置數CR = 1, LD = 1, CP，CTP = CTT = 1二進制同步加法計數CTPCTT = 0CR = 1，LD = 1，保持若 CTT = 0CO = 0若 CTT = 12874163的狀態表2874161的狀態表 輸 入 輸 2) CC4520VDD 2CR 2Q32Q22Q12Q

17、02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC4520CC4520Q0 Q1 Q2 Q3EN CP CR使能端也可作計數脈沖輸入計數脈沖輸入也可作使能端異步清零 輸 入 輸 出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加 計 數加 計 數 保 持 保 持 29292) CC4520VDD 2CR 2Q32Q22Q12Q0(2) 集成 4 位二進制同步可逆計數器1) 74191（單時鐘）74191Q0 Q1 Q2 Q3U/DLD

18、CO/BOCPCTD0 D1 D2 D3RC加計數時CO/BO= Q3nQ2nQ1nQ0n并行異步置數減計數時CO/BO= Q3nQ2nQ1nQ0n1 2 3 4 5 6 7 816 15 14 13 12 11 10 974191D1 Q1 Q0 CT U/D Q2 Q3 地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加 法 計 數 減 法 計 數 保 持 3030(2) 集成 4 位二進制同步可逆計數器1

19、) 74191（單1 2 3 4 5 6 7 816 15 14 13 12 11 10 974193D1 Q1 Q0 CPD CPU Q2 Q3 地VCC D0 CR BO CO LD D2 D32) 74193(雙時鐘)CO74193Q0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加 法 計 數 減 法 計 數 保 持異步清零異步置數BO =CO=13131

20、1 2 3 4 5 二、二進制異步計數器1. 二進制異步加法計數器CPQ0Q1Q2CP0 = CPCP1 = Q0CP2 = Q1用T 觸發器 (J = K = 1)下降沿觸發C = Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行進位若采用上升沿觸發的 T 觸發器CP0= CPCP1=Q0CP2=Q13232二、二進制異步計數器1. 二進制異步加法計數器CPQ0Q1D 觸發器構成的 T 觸發器 ( D = Q )， 下降沿觸發若改用上升沿觸發的 D 觸發器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2

21、&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C3333D 觸發器構成的 T 觸發器 ( D = Q )，若改用上2. 二進制異步減法計數器CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用T 觸發器 (J = K = 1) 上升沿觸發CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二進制異步計數器級間連接規律計數規律T 觸發器的觸發沿上升沿下降沿加法計數CPi = Qi-1CPi = Qi-1減法計數CPi = Qi-1CPi = Qi-11Q01J1KC1F

22、F0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&34342. 二進制異步減法計數器CPQ2Q1Q000 0 01 2 3 4 5 6 714 13 12 11 10 9 874197CT/LD Q2 D2 D0 Q0 CP1 地VCC CR Q3 D3 D1 Q1 CP074197Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD3. 集成二進制異步計數器74197、74LS197計數/置數異步清零異步置數加法計數二 八 十六進制計數35351 2 3 4 5 二-八-十六進制計數器的實現M = 2計數輸出：M = 8計數輸出：Q1Q1Q21J1KC

23、1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M = 16計數輸出：其它：74177、74LS177、74293、74LS293 等。3636二-八-十六進制計數器的實現M = 2計數輸出：M = 8計5.2.3 十進制計數器（8421BCD 碼）一、十進制同步計數器1. 十進制同步加法計數器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀態圖時鐘方程輸出方程00000000Q3nQ2nQ1nQ0n00 01 11 1010 0001 11 10C37375.2.3

24、 十進制計數器（8421BCD 碼）一、十進制同Q1nQ0nQ3nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 10 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 狀態方程選擇下降沿、JK 觸發器驅動方程J0 = K0 = 1,J1= Q3nQ0n, K1= Q0J2 = K2 = Q1nQ0nJ3 = Q2nQ1nQ0n , K3 = Q0n 邏輯圖CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q

25、3Q3檢查能否自啟動將無效狀態1010 1111代入狀態方程：101010110100111011111000110010110100能自啟動3838Q1nQ0nQ3nQ2n 00 2. 十進制同步減法計數器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/03. 十進制同步可逆計數器39392. 十進制同步減法計數器00001001/11000/004. 集成十進制同步計數器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 974160(2)VCC CO Q0 Q1 Q2 Q3 C

26、TT LDCR CP D0 D1 D2 D3 CTP 地(引腳排列與74161相同)異步清零功能：(74162 同步清零)同步置數功能：同步計數功能：保持功能：進位信號保持進位輸出低電平(1) 集成十進制同步加法計數器40404. 集成十進制同步計數器74160、741621 (2) 集成十進制同步可逆計數器1) 74190 (單時鐘，引腳與74191相同)異步并行置數功能：同步可逆計數功能：加法計數減法計數保持功能：1 2 3 4 5 6 7 816 15 14 13 12 11 10 974191D1 Q1 Q0 CT U/D Q2 Q3 地VCC D0 CP RC CO/BO LD D2

27、 D34141(2) 集成十進制同步可逆計數器1) 74190 (單時鐘2) 74192 (雙時鐘，引腳與74193相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 974193D1 Q1 Q0 CPD CPU Q2 Q3 地VCC D0 CR BO CO LD D2 D3異步清零功能：異步置數功能：同步可逆計數功能：加法計數減法計數保持功能42422) 74192 (雙時鐘，引腳與74193相同)1 1 2 3 4 5 6 714 13 12 11 10 9 874290S9A S9B Q2 Q1 地VCC R0B R0A CP1 CP0Q0 Q3二*、十進制異步

28、計數器3. 集成十進制異步計數器異步清零功能S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 0異步置“9”功能1 11 0 0 1異步計數功能M = 2M = 5M = 10CPCPCPCP43431 2 3 4 5 同步置數異步清零六進制計數器七進制計數器5.2.4 N 進制計數器方法用觸發器和門電路設計用集成計數器構成清零端置數端(同步、異步)例 利用EWB觀察同步和異步歸零的區別。4444同步置數異步六進制七進制5.2.4 N 進制計數器方法用觸一、利用同步清零或置數端獲得 N 進制計數思 路：當 M 進制計數到 SN 1 后使計數回到

29、 S0 狀態2. 求歸零邏輯表達式；1. 寫出狀態 SN 1 的二進制代碼；3. 畫連線圖。步 驟：例5.2.1 用4位二進制計數器 74163 構成十二進制計數器。解：1. = 10112. 歸零表達式：3. 連線圖74163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步置零4545一、利用同步清零或置數端獲得 N 進制計數思 路：當 M 進二、利用異步清零或置數端獲得 N 進制計數 當計數到 SN 時，立即產生清零或置數信號， 使返回 S0 狀態。（瞬間即逝）思 路：步 驟：1. 寫出狀態 SN 的二進制代碼；2. 求歸零邏輯表達式；3. 畫連線圖

30、。例5.2.2 用二-八-十六進制異步計數器197構成12進制計數器。74197Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCPCP1LDCT/&狀態S12的作用：產生歸零信號異步清零異步置零4646二、利用異步清零或置數端獲得 N 進制計數 當計數到 SN 三、 計數容量的擴展1. 集成計數器的級聯74161(1) Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 25674290(個位

31、) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CP74290 (十位) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 1004747三、 計數容量的擴展1. 集成計數器的級聯74161(1) 2. 利用級聯獲得大容量 N 進制計數器1) 級聯 N1 和 N2 進制計數器，容量擴展為 N1 N2N1進制計數器N2進制計數器CP進位CCP例用 74290 構成 六十 進制計數器74290Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CP74290

32、 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6個位十位異步清零個位芯片應逢十進一60 = 6 10 = N1 N2 = N 48482. 利用級聯獲得大容量 N 進制計數器1) 級聯 N1 2) 用歸零法或置數法獲得大容量的 N 進制計數器例 試分別用 74161 和 74162 接成六十進制計數器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP1

33、11CO074161(1)用 SN 產生異步清零信號：用 SN1 產生同步置數信號：&11&先用兩片74161構成 256 進制計數器49492) 用歸零法或置數法獲得大容量的 N 進制計數器例 試74162 同步清零，同步置數。再用歸零法將M = 100改為N = 60進制計數器，即用SN1產生同步清零、置數信號。先用兩片74162構成 1010 進制計數器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774162(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074162(1)

34、11&11505074162 同步清零，同步置數。再用歸零法將M = 101. 同步 清零(或置數)端計數終值為 SN1 異步 清零(或置數)端計數終值為 SN2. 用集成 二進制 計數器擴展容量后， 終值 SN (或 SN1 )是二進制代碼；用集成十進制計數器擴展容量后，終值 SN (或SN1 )的代碼由個位、十位、百位的十進制數對應的 BCD 代碼構成。要 點51511. 同步 清零(或置數)端計數終值為 SN12. 用集成525252525.3 寄存器和讀/寫存儲器(Register and Random Access Memory)5.3.1 寄存器的主要特點和分類一、 概念和特點1.

35、 概念寄存：把二進制數據或代碼暫時存儲起來。寄存器：具有寄存功能的電路。2. 特點 主要由觸發器構成,一般不對存儲內容進行處理。并行輸入并行輸出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信號1 0 1 01 0 1 001010101串行輸入串行輸出53535.3 寄存器和讀/寫存儲器5.3.1 寄存器的主要特點二、 分類1. 按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、 串入并出、串入串出)2. 按開關元件分TTL 寄存器CMOS 寄存器基本寄存器移位寄存器多位 D 型觸發器鎖存器寄存器陣列單向移位寄存器雙向移位寄存器基本寄存器移位寄存器(多位 D

36、 型觸發器)(同 TTL)54二、 分類1. 按功能分基本寄存器移位寄存器(并入并出)(5.3.2 基本寄存器 一個觸發器可以存儲 位二進制信號；寄存 n 位二進制數碼，需要 個觸發器。1 n一、4 邊沿 D 觸發器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CPCR異步清零00000同步送數1d0d1d2d3保 持特點：并入并出，結構簡單，抗干擾能力強。555.3.2 基本寄存器 一個觸發器可以存儲 二 、雙 4 位鎖存器 (74116)Latch(一) 引腳排列圖和邏輯功能示意圖

37、74116Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB異步清零送數控制數碼并行輸入數碼并行輸出(二) 邏輯功能清零送數保持56二 、雙 4 位鎖存器 (74116)Latch(一) 引三、 4 4 寄存器陣列 (74170、74LS170)(一) 引腳排列圖和邏輯功能示意圖74170 Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行數碼輸入數 碼 輸 出AW0、AW1 寫入地址碼AR0、AR1 讀出地址碼ENW 寫入時鐘脈沖ENR 讀出時鐘脈沖1 2 3 4 5 6 7 816 15 14 13 12 11 10 974170VCC D0 A

38、W0 AW1 ENWENR Q0 Q1D1 D2 D3 AR1 AR0 Q3 Q2 地57三、 4 4 寄存器陣列 (74170、74LS170)(二) 邏輯功能16個D鎖存器 構成存儲矩陣能存放4個字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF330000 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 01寫 入 禁 止000 0 0 0

39、 101 0 0 1 010 0 1 0 011 1 0 0 01 1 1 1 1特點: 能同時進行讀寫; 集電極開路輸出每個字有4位：5858(二) 邏輯功能16個D鎖存器 構成存儲矩陣能存放 5.3.3 移位寄存器一、單向移位寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3時鐘方程驅動方程狀態方程Di00000000101110000000101110000001001100000110110000010100000100000010000059 5.3.3 移位寄存器一、單向移位寄存器右移寄存器Q0Q1左移寄存器Di左移輸入左移輸出驅動方程狀態

40、方程主要特點：1. 輸入數碼在 CP 控制下，依次右移或左移； 2. 寄存 n 位二進制數碼。n個CP完成串行輸入，并可從Q0Q3 端獲得并行輸出，再經 n 個CP又獲得串行輸出。3. 若串行數據輸入端為 0，則 n 個CP后寄存器被清零。Q3CPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF360左移寄存器Di左移左移驅動方程狀態方程主要特點：1. 輸入數二、雙向移位寄存器FF1DC13Q&11DC12FFQ&11DC11FFQ&1FF&C101DQ1QQQQ1302CPSLDDSRM1D0D1D2D361二、雙向移位寄存器FF1DC13Q&11DC12FFQ三、集成移位

41、寄存器1. 8 位單向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地1 2 3 4 5 6 714 13 12 11 10 9 874164VCC Q7 Q6 Q5 Q4 CR CP74164Q7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB異步清零0 0 0 0 0 0 0 0保持不變0 1 1送數62三、集成移位寄存器1. 8 位單向移位寄存器 74164D74194功能表0Q1QM3D2D1D0D2Q3Q74194MCRCPSLSR01DD2. 4 位雙向移位寄存器 74LS1946374194功能表0Q1QM3D2D1D0D2Q3Q7419464645.3.4

42、移位寄存器型計數器結構示意圖Q0Q1Qn1C11DFF0CPC11DFF1C11DFFn1反饋邏輯電路Dn1D0D1特點：電路結構簡單，計數順序一般為非自然態序，用途極為廣泛。655.3.4 移位寄存器型計數器結Q0Q1Qn1C11DF一、環形計數器1. 電路組成Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF32. 工作原理1000010000100001有效循環000011110101101011000110001110011101111001111011無效循環66一、環形計數器1. 電路組成Q0Q1Q2Q3C11DFF0C3. 能自啟動的環型計數器Q0Q1Q2

43、Q3C11DFF0CPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q31110011100111111110111000110100000010100001000001001101001011011673. 能自啟動的環型計數器Q0Q1Q2Q3C11DFF0CP二、扭環形計數器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3 0000100011001110 000100110111111101001010 1101 0110 1001 001001011011有效循環無效循環自啟動電路：P360 圖5.3.1668二、扭環形計數器Q0Q1Q2Q3C11

44、DFF0CPC11DF5.3.5 讀/寫存儲器 RAM(Random Access Memory)存儲單元 存放一位二進制數的基本單元(即位)。存儲容量 存儲器含存儲單元的總個(位)數。存儲容量 = 字數（word） 位數（bit） 地址 存儲器中每一個字的編號2561，2564 一共有 256 個字，需要 256 個地址10244，10248 一共有 1024 個字，需要 1024 個地址地址譯碼 用譯碼器賦予每一個字一個地址N 個地址輸入，能產生 2N 個地址一元地址譯碼(單向譯碼、基本譯碼、字譯碼)二元地址譯碼(雙向譯碼、位譯碼) 行譯碼、列譯碼695.3.5 讀/寫存儲器 RAM(Ra

45、ndom Acc一、RAM 的結構存儲矩陣讀/寫控制器地址譯碼器地址碼輸入片選讀/寫控制輸入/輸出CS R / W I / O 70一、RAM 的結構存儲矩陣讀/寫地片選讀/寫控制輸入/輸例 對 256 4 存儲矩陣進行地址譯碼一元地址譯碼D3D2D1D0W0W1W256譯碼器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 08線 256線缺點: n 位地址輸入的譯碼器,需要 2n 條輸出線。1 0 1 0二元地址譯碼Y0Y1 Y15A0A1A2A3X0X1X15行譯碼器A4 A5 A6 A7列譯碼器Dout4線 16線1 0.01 0 0 8 位地址輸入的地址譯碼器,只有 32條輸出線。71例 對 256 4 存儲矩陣進行地址譯碼一元地址譯25 (32) 根行選擇線10 根地址線 2n (1024)個地址25 (32)根列選擇線1024 個字排列成 32 32 矩陣當 X0 = 1，Y0 = 1 時，對 0-0 單元讀(寫)當X31 = 1，Y31 = 1時，對 31-31 單元讀(寫)例 1024 1 存儲器矩陣7225 (32) 根行選擇線10 根地址線 2n (1024二、RAM的存儲單元1. 靜態存儲單元基本工作原理：T5T6T7T