1、4.5 組合可編程邏輯器件4.5.1 PLD的結構、表示方法及分類4.5.2 組合邏輯電路的PLD實現可編程邏輯器件是一種可以由用戶定義和設置邏輯功能的器件。該類器件具有邏輯功能實現靈活、集成度高、處理速度快和可靠性高等特點。一、數字電路的發展與可編程器件的出現概 述集成度：高效、低耗、高精度、高穩定、智能化。VLSICLSICSSICMSIC4.5 組合可編程邏輯器件專用型：ASIC（Application Specific Integratel Circuit)邏輯功能：通用型：54/74系列、74HC系列、74HCT系列等隨系統規模擴大：焊點多，可靠性下降功耗增加、成本升高占用空間擴大要

2、承擔設計風險、周期長、成本高可編程器件 (PLD : Programmable Logic Device ）系統設計師們希望自己設計 ASIC芯片，縮短設計周期，能在實驗室設計好后，立即投入實際應用。二、PLD的發展態勢向低電壓和低功耗方向發展， 5V 3.3V 2.5V 1.8V 更低 向高集成度、高速度方向發展 集成度已達到400萬門以上 向數、模混合可編程方向發展 向內嵌多種功能模塊方向發展(SoC) RAM，ROM，DSP，CPU等三、PLD的性能特點1、邏輯功能強： PLD如一堆積木，它能完成任何數字器件的功能，用戶可以自己設計上至高性能CPU,下至簡單的MSIC電路。2、集成度高：

3、可以替代多至幾千塊通用IC芯片, 極大減小電路的面積和電路連接，從而大大降低功耗，提高抗干擾能力，和可靠性。3、設計方法靈活：可通過傳統的原理圖輸入法或是硬件描述語言，自由的設計一個數字系統。使用PLD器件設計的系統，可以不受標準系列器件在邏輯功能上的限制。4、具有完善先進的開發工具：提供語言、圖形等設計方法，十分靈活通過仿真工具來驗證設計的正確性7、使用方便：反復地擦除、編程，方便設計的修改和升級。6、系統具有加密功能：設計者在設計時選中加密項，可編程邏輯器件就被加密，器件的邏輯功能無法被讀出，有效地防止邏輯系統被抄襲。5、系統處理速度高：用PLD與或兩級結構實現任何邏輯功能，所需的邏輯級數

4、少。這不僅簡化了系統設計，而且減少了級間延遲，提高了系統的處理速度。PROMPLAPALGALEPLDCPLDFPGA可編程邏輯器件（PLD）1、按集成密度劃分四、可編程邏輯器件的分類低密度可編程邏輯器件（LDPLD）（1000門以下）高密度可編程邏輯器件（HDPLD）（1000門以上）2、按結構特點劃分四、可編程邏輯器件的分類(續) 基于門陣列結構的器件單元型FPGA 基于與或陣列結構的器件陣列型PROM，EEPROM，PAL，GAL，CPLDCPLD的代表芯片如：Altera的MAX系列世界著名廠家及網址FPGA的發明者，最大的PLD供應商之一最大的PLD供應商之一提供軍品及宇航級產品IS

5、P技術的發明者4.5.1 PLD的結構、表示方法與門陣列或門陣列乘積項和項PLD主體輸入電路輸入信號互補輸入輸出電路輸出函數反饋輸入信號 可由或陣列直接輸出，構成組合輸出 通過寄存器輸出，構成時序方式輸出1、PLD的基本結構與門陣列或門陣列乘積項和項互補輸入門陣列的每個交叉點都是一個“單元”。(1) 連接方式PLD的邏輯符號表示方法(2)基本門電路的表示方式L=ABC與門或門ABCDL AB C L AB CL DL=A+B+C+D 三態輸出緩沖器輸出恒等于0的與門輸出為1的與門輸入緩沖器(3) 編程連接技術 PLD表示的與門熔絲工藝的與門原理圖VCC+( 5V)R 3kWL D1 D2 D3

6、 A B C 高電平A、B、C 有一個輸入低電平0VA、B、C三個都輸入高電平+5V5V0V5V低電平5V5V5V L VCC A B C D L=ABC連接連接連接斷開A、B、C 中有一個為0A、B、C 都為1輸出為0；輸出為1。斷開連接連接斷開XX器件的開關狀態不同, 電路實現的邏輯函數也就不同。1 0 00 0 0CMOS 工藝的與門原理(4) 浮柵MOS管開關用不同的浮柵MOS管連接的PLD，編程信息的擦除方法為:SIMOS管連接的PLD，采用紫外光照射擦除；Flotox MOS管和Flash疊柵MOS管，采用電擦除方法。浮柵MOS管疊柵注入MOS(SIMOS)管浮柵隧道氧化層MOS(

7、Flotox MOS)管快閃(Flash)疊柵MOS管 當浮柵上帶有負電荷時，使得MOS管的開啟電壓變高，如果給控制柵加上VT1控制電壓，MOS管仍處于截止狀態。 當浮柵上沒有電荷時，給控制柵加上大于VT1的控制電壓 ，MOS管導通。a.疊柵注入MOS(SIMOS)管 25V25VGND5V5VGND iD VT1 VT2 vGS 浮柵無電子 O 編程前 iD VT1 VT2 vGS 浮柵無電子 浮柵有電子 O 編程前 編程后 5V5VGND5V5VGND導通截止若要擦除，可用紫外線或X射線，距管子2厘米處照射15-20分鐘。斷開連接連接斷開L=ABCL=AC連接連接連接斷開 -使浮柵帶電浮柵

8、延長區與漏區N+之間的交疊處有一個厚度約為80A (埃)的薄絕緣層隧道區。當隧道區的電場強度大到一定程度，使漏區與浮柵間出現導電隧道，形成電流將浮柵電荷泄放掉。隧道MOS管是用電擦除的，擦除速度快。b.浮柵隧道氧化層MOS(Flotox MOS)管 結構特點: 1.閃速存儲器存儲單元MOS管的源極N+區大于漏極N+區，而SIMOS管的源極N+區和漏極N+區是對稱的； 2. 浮柵到P型襯底間的氧化絕緣層比SIMOS管的更薄。c.快閃疊柵MOS管開關 （Flash Memory) （自學）特點：結構簡單、集成度高、編程可靠、擦除快捷。PLD中的三種與、或陣列與陣列、或陣列均可編程(PLA)與陣列固定，或陣列可編程(PROM)與陣列可編程，或陣列固定(PAL和GAL等)三種與、或陣列有什么應用特點？輸出函數為最小項表達式輸出函數的乘積項數不可變，每個乘積項所含變量數可變輸出函數的乘積項數可變每個乘積項所含變量數可變4.5.2 組合邏