1、電子電工綜合實驗二 PAGE PAGE 8多功能數字計時器設計實驗報告姓名： 目 錄一設計目的 3二設計要求 3三設計原理 31系統的整體設計原理 32部分功能設計 4（1）脈沖發生電路4（2）計時電路4（3）報時電路5（4）校分電路6（5）清零電路7 （6）整體電路7四附 錄 81元件清單 82參考文獻 8 一設計目的：1、掌握常見集成電路的工作原理和使用方法。2、學會單元電路的設計方法。設計要求：設計一個脈沖發生電路，為計時器提供秒脈沖，為報時電路提供驅動蜂鳴器的脈沖信號。設計計時電路，完成0分00秒到59分59秒的計時功能。 設計報時電路，使數字計時器從59分53秒開始報時，每隔一秒發一

2、聲，共發三次低音，一聲高音：即59分53秒、59分55秒、59分57秒發低音（頻率為1kHz）,59分59秒發高音（頻率為2kHz）。設計校分電路，在任何時刻撥動校分開關，可進行快速校分。設計清零電路，具有開機自動清零功能，并且在任何時候，按動清零開關，可以進行計時器清零。設計級聯調試，將上述電路級聯完成計數器的所有功能。實驗原理：1系統的整體設計原理數字計時器是由計時電路、譯碼顯示電路、脈沖發生電路和校分控制電路、清零控電路控制電路組成的。具體的原理框圖如下：500Hz500Hz2Hz1KHz凊零校分計時電路控制電路譯碼顯示電路報時電路脈沖發生電路1Hz數字計時器整體電路原理框圖2部分功能設

3、計：（1）秒脈沖發生電路脈沖發生電路是由振蕩器與分頻器組成，振蕩器是計時器的核心，振蕩器的穩定度和頻率的精準度決定了計時器的準確度，所以通常選用石英晶體來構成振蕩器電路，一般來說，振蕩器的頻率越高，計時的精度越高。此電路需提供四個頻率的脈沖：1Hz(計時電路)、2Hz(較分電路)、500Hz(報時電路)、1000Hz(報時電路)。在這里我們選用了555計時器，并結合CD4040型芯片來構成分頻器，可以得到不同頻率的輸入信號。電路圖如下圖所示：（2）計時電路計時器電路由2片CD4518組成。2片CD4518分別是分個位、分十位、秒個位和秒十位的計時或進位。秒個位接受從信號源發出的1Hz信號，按秒

4、的頻率進行計時(模十)，根據計數器反饋復位計數原理連接秒十位(模六)的進位端。同理連接分個位和十位。具體地，秒脈沖電路產生的秒脈沖信號送入秒個位計數器（CD4518A）的EN端，即將秒個位的 ,即最高計數位作為驅動信號送入秒十位使能端EN端。同時，使用反饋復位法將秒十位的計數位 經與非門，再將其與非的結果和開關 與非，最終的結果送入清零端，用異步清零實現模6計數。同理連接分十位。最后連接顯示譯碼器，用2塊雙子屏、4片CD4511和28個300的電阻按電路圖連接。電路圖如下圖所示：（3）報時電路報時電路的設計要求是在59分53秒，59分55秒，59分57秒發低音，在59分59秒發高音。設計前已經

5、給出了蜂鳴電路如下所示：其中或門的輸入為脈沖信號。因為要求是在59分53秒，59分55秒，59分57秒發低音，即分十位為0101，分個位為1001，秒十位為0101，秒個位為0011，或0101，或0111。得到:F = =(+) =用所得到的F通過與門來控制輸入信號的頻率（1KHz），將與門輸出接入到蜂鳴器的或門輸入端，就可以實現發低音的要求。同樣地，為了實現在59分59秒發高音的功能，在分十位為0101，分個位為1001，秒十位為0101，秒個位為1001時送入頻率為2KHz的脈沖就可以實現發高音的功能。（4）校分電路設計一個開關，當開關打到正常擋時，計數器正常計數，當開關打到校分擋時計數

6、器可以快速校分，即分計數器可以不受秒計數器的進位脈沖的限制。而選統一較快的校分信號進行快速校分。校分電路是通過控制分的CP脈沖信號頻率來對分的進行校正的。當不需要校分時，分的CP信號由正常的計數器秒的十位提供的脈沖信號控制。校分時，分的CP信號變成頻率較高一些的脈沖信號，譬如2Hz。這樣就可以進行較快的校分了。（5）清零電路設計要求電路能夠完成開機清零和手動清零兩個功能。7400清零端低電平有效清零。同樣我們利用4518的高電平清零與7400的低電平清零的特點，只要在7400的清零端的輸入信號通過一個非門后在接到4518的兩個清零端就可以完成開機清零和手動清零兩個功能了。電路圖如下：（6）整體電路圖四、附錄:1實驗室為基本電路提供的元件清單型號數量NE5551CD40401CD45114CD4518274LS00374LS21374LS20174LS741電容0.0471電阻33028電阻1k1電阻3k1雙字共陰顯示器