1、后摩爾時代新器件基礎研究重大研究計劃2021年度項目指南“后摩爾時代新器件基礎研究”重大研究計劃面向芯片自主發展的國家重大戰略需求，以芯片的基礎問題為核心，旨在發展后摩爾時代新器件和計算架構，突破芯片算力瓶頸，促進我國芯片研究水平的提升，支撐我國在芯片領域的發展與創新。一、科學目標本重大研究計劃面向未來芯片算力問題，聚焦芯片領域發展前沿，擬通過與信息、數理、工程材料、生命等多學科的交叉融合，在超低能耗信息處理新機理、載流子近似彈道輸運新機理、具有高遷移率與高態密度的新材料、高密度集成新方法以及非馮計算新架構等方面取得突破，研制出1fJ以下開關能耗的超低功耗器件和超越硅基CMOS載流子輸運速度極

2、限的高性能器件，實現算力提升2個數量級以上的非馮諾伊曼架構芯片，發展變革型基礎器件、集成方法和計算架構，培養一支有國際影響力的研究隊伍，提升我國在芯片領域的自主創新能力和國際地位。二、核心科學問題本計劃針對后摩爾時代芯片技術的算力瓶頸，圍繞以下三個核心科學問題展開研究：（一）CMOS器件能耗邊界及突破機理。需要重點解決以下關鍵問題：探尋CMOS器件進行單次信息處理的能耗邊界，研究突破該邊界的新機理，實現超低能耗下數據的計算、存儲和傳輸。（二）突破硅基速度極限的器件機制。需要重點解決以下關鍵問題：在探索同時具備載流子長自由程和高態密度的新材料體系基礎上，研究近似彈道輸運的器件機理，實現突破硅基載

3、流子速度極限的高性能器件。（三）超越經典馮諾依曼架構能效的機制。需要重點解決以下關鍵問題：探尋計算與存儲融合的機制與方法，并結合新型信息編碼范式，實現新型計算架構，突破馮諾依曼架構的能效瓶頸。三、2021年度重點資助研究方向（一）培育項目。圍繞上述科學問題，以總體科學目標為牽引，2021年度擬資助探索性強、選題新穎、前期研究基礎較好的“培育項目”研究方向如下：1. 超低功耗器件技術。針對1fJ以下的開關能耗目標，研究超越CMOS的新原理邏輯、存儲、感知器件及其材料、集成技術；研究生物啟發新原理器件與功能單元。2. 新材料新工藝技術。研究高態密度長自由程新材料及其異質集成工藝；研究三維集成設計與

4、工藝方法；研究高密度低延遲互連技術。3. 新架構與設計方法。研究突破馮諾伊曼能效瓶頸的新型計算架構、存儲架構及其設計方法學。（二）重點支持項目。圍繞核心科學問題，以總體科學目標為牽引，2021年擬資助研究基礎較好、對總體目標有較大貢獻的“重點支持項目”研究方向如下：1. 超低功耗新原理信息器件。研究基于自旋-電荷轉換效應的超低功耗存算一體器件，重點研究多物理場協同調控方法，基于CMOS兼容工藝實現存算一體器件與陣列集成。2. 多感知融合新原理器件。研究基于單一傳感層的多感知融合新原理器件，實現溫度、光電、輻射熱、壓力等至少四種典型傳感模態交叉融合。3. 多層硅納米線生長制備及器件集成技術。研究

5、多層硅納米線生長制備方法及器件集成技術，實現高密度堆疊納米線溝道陣列，基于生長的硅納米線實現環繞柵場效應晶體管集成。4. 存算一體系統的自動化綜合理論和技術。研究存算模式的抽象表示、存算架構的自動設計、存算模式抽象表示至存算架構的自動映射方法等問題，實現存算電路綜合器、存算電路的動態仿真器和CMOS混合仿真器。5. 感算共融集成架構和芯片。研究支持多模態和多感知通道的“感算共融”持續感知架構，實現支持典型常開型多模態（視、聽、觸等）感知任務的感存算一體處理芯片。6. 片上可塑概率計算網絡架構及關鍵技術。研究基于概率脈沖編碼的新型非馮諾伊曼計算架構，實現可配置2種以上網絡類型及3種數據集推理驗證

6、的原型芯片。7. 高性能CMOS基神經調控生物芯片系統。研究對大腦主要功能區完全覆蓋的大面積、高時空精度的柔性CMOS薄膜電極陣列及生物芯片集成方法，突破高精度的無線控制、反饋刺激的閉環系統融合技術，實現高能效的神經信號收集、處理與實時低功耗的數據存儲。(三) 集成項目。根據“后摩爾時代新器件基礎研究”重大研究計劃實施方案，本年度擬遴選具有重大應用價值和良好研究基礎的研究方向進行集成資助，進入總體科學目標的集中攻關階段，具體研究方向如下：1. 事件驅動型超低功耗智能物聯網芯片。面向物聯網智能應用的低功耗、高能效需求，研究事件驅動型智能物聯網芯片的體系架構和電路拓撲，解決物聯網隨機稀疏事件場景下

7、的有效算力低、有效能效低、長時平均功耗高等問題；研究高能效模擬信號鏈電路的理論和電路技術，發展高能效脈沖信號處理和智能推斷的方法，實現高有效算力比、高能效、超低長時平均功耗的智能物聯網芯片及其演示系統，有效算力比高于80%，單次信息采集與計算操作的能耗小于100pW，長時平均功耗低于1W，在智能物聯網應用領域內取得典型的示范應用。2.基于新原理器件的存內計算芯片。面向邊緣端智能應用場景的算力、高能效需求，研究面向模擬存內計算的新原理材料、器件、電路和體系架構，發展器件-電路-架構-算法跨層次協同優化策略，基于標準化CMOS大生產平臺實現單芯片權重規模大于16Mb，良率高于99.9%，具有1-8

8、比特可變計算精度，單比特精度下算力超過4TOPS、算力能效超過100TOPS/W的模擬存內計算芯片，取得具有重大影響的研究成果和典型的示范應用。四、項目遴選的基本原則圍繞核心科學問題，本重大研究計劃強調和鼓勵：（一）緊密圍繞核心科學問題，鼓勵有價值的前沿探索和創新研究；（二）優先資助能解決芯片中的實際難題、具有應用前景的研究項目；（三）鼓勵多學科交叉研究；（四）重點資助具有良好研究基礎和前期積累、對總體目標有直接貢獻的研究項目。五、2021年度資助計劃2021年度擬資助培育項目10項左右，直接費用的平均資助強度約為80萬元/項，資助期限為3年，培育項目申請書中研究期限應填寫“2022年1月1日

9、2024年12月31日”；擬資助重點支持項目6項左右，直接費用的平均資助強度約為300萬元/項，資助期限為4年，重點支持項目申請書中研究期限應填寫“2022年1月1日2025年12月31日”；擬資助集成項目2項左右，直接費用的平均資助強度約為1500萬元，資助期限為4年，集成項目申請書中研究期限應填寫“2022年1月1日2025年12月31日”。六、申請要求及注意事項（一）申請條件。本重大研究計劃項目申請人應當具備以下條件：1. 具有承擔基礎研究課題的經歷；2. 具有高級專業技術職務（職稱）。在站博士后研究人員、正在攻讀研究生學位以及無工作單位或者所在單位不是依托單位的人員不得作為申請人進行申

10、請。（二）限項申請規定。執行2021年度國家自然科學基金項目指南“申請規定”中限項申請規定的相關要求。（三）申請注意事項。申請人和依托單位應當認真閱讀并執行本項目指南、2021年度國家自然科學基金項目指南和關于2021年度國家自然科學基金項目申請與結題等有關事項的通告中相關要求。1. 本重大研究計劃項目實行無紙化申請。申請書提交日期為2021年3月15日3月20日16時。（1）申請人應當按照科學基金網絡信息系統(以下簡稱信息系統)中重大研究計劃項目的填報說明與撰寫提綱要求在線填寫和提交電子申請書及附件材料。（2）本重大研究計劃旨在緊密圍繞核心科學問題，將對多學科相關研究進行戰略性的方向引導和優

11、勢整合，成為一個項目集群。申請人應根據本重大研究計劃擬解決的具體科學問題和項目指南公布的擬資助研究方向，自行擬定項目名稱、科學目標、研究內容、技術路線和相應的研究經費等。（3）申請書中的資助類別選擇“重大研究計劃”，亞類說明選擇“培育項目”或“重點支持項目”或“集成項目”，附注說明選擇“后摩爾時代新器件基礎研究”，根據申請的具體研究內容選擇相應的申請代碼。培育項目和重點支持項目的合作研究單位不得超過2個，集成項目合作研究單位不得超過4個。（4）申請人在申請書“立項依據與研究內容”部分，應當首先明確說明申請符合本項目指南中的重點資助研究方向，以及對解決本重大研究計劃核心科學問題、實現本重大研究計劃科學目標的貢獻。如果申請人已經承擔與本重大研究計劃相關的其他科技計劃項目，應當在申請書正文的“研究基礎與工作條件”部分論述申請項目與其他相關項目的區別與聯系。2. 依托單位應當按照要求完成依托單位承諾、組織申請以及審核申請材料等工作。在2021年3月20日16時前通過信息系統逐項確認提交本單位電子申請書及附件材料，并于3月21日16時前在線提交本單位項目申請清單。3. 其他注意事項。(1) 為實現重大研究計劃總體科學目標和多學科集成，獲得資助的項目負責人應當承諾遵守相關數據和資料管理與共享的規定，項目執行過程中應關注與