1、第四章 存儲器系統4-1 半導體存儲器簡介4-2 隨機讀寫存儲器RAM4-5 高速緩沖存儲器（Cache）4-6 虛擬存儲器技術及其管理4-3 只讀存儲器ROM4-4 存儲器系統設計4-1 半導體存儲器簡介CPURAM讀寫ROM只讀數據總線接口硬盤軟盤光盤磁帶一、微機存儲器內存外存控制總線地址總線地址譯碼器4-1 半導體存儲器簡介二、按存儲性質分類半導體存儲器隨機讀寫存儲器RAM只讀存儲器ROM可讀、寫，存放用戶當前程序斷電后內容消失只讀，存放引導程序（加電運行）斷電后內容不消失靜態讀寫存儲器SRAM動態讀寫存儲器DRAM集成度低、速度快、容量小集成度高、速度慢、容量大掩膜式ROM可編程ROM

2、：PROM可擦除PROM：EPROM可擦除可編程PROM：E2PROM非易失性讀寫存儲器NVRAM閃速存儲器FLASH行選擇線列選擇線刷新放大器QC數據線 SRAM（靜態）6管雙穩態電路構成 DRAM（動態）單管基本存儲電路集成度低，速度快作高速緩沖存儲器集成度高、速度慢、容量大由于電容放電需進行周期刷新4-1 半導體存儲器簡介 行線X列線Y寫數據讀111T6T5T3T2T1T2T7T8+5V1、隨機讀寫存儲器ROM（Read Only Memory） 存放引導程序； 只讀； 斷電內容不消失2、只讀存儲器ROM（Read Only Memory）5-1 半導體存儲器簡介（1）掩膜ROM：批量；

3、（2）PROM：一次性編程；（3）EPROM：可編程、紫外線照射擦除；（4）E2PROM：可編程、電信號擦除，方便，價格較貴。（5） FLASH: 在線電擦寫、低功耗、大容量、擦寫速度快，低成本。三、主要技術指標存儲容量存取時間和存取周期功耗（操作功耗，維持功耗）平均故障間隔時間（MTBF）（可靠性） （Mean Time Between Failure ）存儲器芯片的容量CPU直接尋址的內存容量請分清：5-1 半導體存儲器簡介存儲容量？由CPU地址線的條數決定例8088CPU地址線20條，可尋址220個單元存儲容量地址線 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3

4、A2A1A0 地址范圍 13條 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH 16條 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH4-1 半導體存儲器簡介字數（地址數）字長（1個字的位數）2地址線數量數據線數量 8K *8 = 213 8 (SRAM Intel6264) 1K*4 = 210 4 (SRAM Intel2114) 64K*1 = 216 1 (DRAM Intel2164)四、半導體存儲器的

5、基本結構4-1 半導體存儲器簡介半導體存儲器芯片內部的基本結構框圖4-1 半導體存儲器簡介1、存儲矩陣 存儲器芯片的一個個基本存儲電路(存儲元)按一定的規則排列成適當的陣列，這種陣列稱為存儲矩陣。兩種存儲矩陣結構方式：字結構 每個存儲單元有8位，稱為字結構（SRAM）位結構 每個存儲單元有1位，稱為位結構（DRAM）2、地址譯碼器 存儲器芯片中的不同單元，由地址總線上送來的地址碼通過芯片中的地址譯碼器譯碼來選擇的。單譯碼方式：210=1024根線；雙譯碼方式：25+25=32+32=64根線。3、讀/寫控制邏輯片選信號CS 讀/寫控制信號4-1 半導體存儲器簡介五、存儲器的讀寫操作1存儲器讀周

6、期 存儲器的讀周期是指啟動一個讀操作到啟動下一次讀操作之間所需要的時間，讀出周期tRC讀取時間tA讀恢復時間tAR。4-1 半導體存儲器簡介五、存儲器的讀寫操作2存儲器寫周期 存儲器寫周期指將數據寫入存儲器所需要的時間, 寫周期時間用tWC表示。下圖給出了靜態RAM存儲器寫周期。4-1 半導體存儲器簡介4-2 隨機讀寫存儲器RAM一、靜態RAM（SRAM） Intel典型芯片：6264 （8K*8位）、62128（16K*8位）、62256（32K*8位）圖4.7 SRAM的基本結構（1K*8）靜態RAM芯片6264引腳介紹：地址線 A12 A0；數據線 D7 D0 ；容量 8K*8位 CE2

7、 CE1 WE OE讀 1 0 1 0寫 1 0 0 WE：寫允許信號OE；讀允許信號CE1、CE2：片選信號6264A12 A0D7 D0 VCCCE1NCGNDCE2WEOE4-2 隨機讀寫存儲器RAM6264芯片與CPU系統的連接D0D7A0A12WEOECE1CE2A0A12MEMWMEMR譯碼電路高位地址信號D0D78088CPU62644-2 隨機讀寫存儲器RAM二、動態讀寫存儲器（DRAM）1、電容存儲 “1”或“0”, 存儲信息不穩定;2、刷新電路：將存儲的數據讀出、經放大后再寫入3、由DRAM控制器使行列地址線分時輸入行選擇線列選擇線刷新放大器QC數據線4-2 隨機讀寫存儲器

8、RAMIntel 2164DRAM 芯片（64K*1）數據輸出線 DOUT，數據輸入線 DIN地址線 A7A0（行列分時）容量 216*1=64K*1bit2164A7A0VSSDI NRASVDDCASDOUTWE行地址選擇兼片選信號 RAS列地址選擇 CAS4-2 隨機讀寫存儲器RAMIntel 2764的引腳簡介：Intel 2716 （2K*8）Intel 2732 （4K*8）Intel 2764 （8K*8） Intel 27256 （32K*8）2764A12A0VCCCEGNDVPPPGMD7D0OE一、可編程可擦除EPROM芯片4-3 只讀存儲器ROM地址線 A12A0 數據

9、線 D7D0 容量 213*8=8K*8編程脈沖 PGM OE 輸出允許 片選 CECache的工作原理CPU主 存CacheDB4-3 高速緩沖存儲器（Cache）Cache 為容量小、速度快的高速存儲器，由SRAM組成Cache與主存的空間比一般為：1128由于CPU與主存存在較大速度差異，為提高CPU效率，并考慮到價格因素，基于程序的局部性原理，在CPU與主存之間增加高速緩沖存儲器Cache技術CPU80386Cache緩存（SRAM）2040ns32256KB主存DRAM80120ns116MB硬盤240MB1GCache控制器DRAM控制器CPU讀取的 數據在Cache中稱為“命中”

10、，32K緩存命中率可達85%左右Cache結構：全關聯、直接映象、成組關聯4-3 高速緩沖存儲器（Cache）Cache的工作原理00000HA0000HC0000HFFFFFHRAM區 640KB保留區 128KBROM區 256KB一、系統內存的配置4-4 存儲器系統設計1、容量的配置：2、區域的分配：3、內存中的數據組織ROM區：復位啟動地址FFFF0HRAM區：中斷矢量區域00000H003FFH顯示緩沖區其它4-4 存儲器系統設計IBM PC/XT專用內存區：D7D0CPU (8位) 2000H2001H2002H2003H2004H2005H2006H2007H2008H2009H

11、112233445566778899D7D084-4 存儲器系統設計二、存儲器系統結構分體結構113355772000H2002H2004H2006H224466882001H2003H2005H2007H偶存儲體奇存儲體D7D0D15D8D15D0164-4 存儲器系統設計CPU (16位) 二、存儲器系統結構分體結構D7D0D15D8D31D0164-4 存儲器系統設計CPU (32位) 二、存儲器系統結構11552000H2004H22662001H2005H33772002H2006H44882003H2007HD23D16D31D24三、存儲器擴展位擴展：數據位擴展以滿足字長要求字擴展：地址空間擴展，以滿足容量要求多個存儲芯片構成需要的內存空間，分別占據不同的地址范圍，任一時刻僅有一片（或一組）被選中4-4 存儲器系統設計問題：2164（64K*1）芯片構成128KB存儲器，需幾片2164？ D0216421642164216421642164D5D42164D6位擴展用8片2164（64K*1）芯片構成64KB存儲器4-4 存儲器系統設計單元數不變，位數增加2164A0A7D7用兩片6264（