1、1.2 FPGA的設計方法與要求 1.2.1現代數字系統的設計方法傳統的數字系統設計一般是采用搭積木式的方法進行，即由器件搭成電路板，由電路板搭成數字系統。系統常用的“積木塊”是固定功能的標準集成電路，如 74/54系列（TTL）、4000/4500系列（CMOS）芯片和一些固定功能的大規模集成電路。設計者根據需要選擇合適的器件，由器件組成電路板，最后完成系統設計。傳統的數字系統設計只能對電路板進行設計，通過設計電路板來實現系統功能。 11.2.1現代數字系統的設計方法進入到20世紀90年代以后， EDA（電子設計自動化）技術的發展和普及給數字系統的設計帶來了革命性的變化。在器件方面，可編程邏

2、輯器件飛速發展。利用EDA工具，采用可編程邏輯器件，正在成為數字系統設計的主流。 2采用可編程邏輯器件通過對器件內部的設計來實現系統功能，是一種基于芯片的設計方法。設計者可以根據需要定義器件的內部邏輯和管腳，將電路板設計的大部分工作放在芯片的設計中進行，通過對芯片設計實現數字系統的邏輯功能。靈活的內部功能塊組合、管腳定義等，可大大減輕電路設計和電路板設計的工作量和難度，有效地增強設計的靈活性，提高工作效率。同時采用可編程邏輯器件，設計人員在實驗室可反復編程，修改錯誤，以期盡快開發產品，迅速占領市場。基于芯片的設計方法可以減少芯片的數量，縮小系統體積，降低能源消耗，提高系統的性能和可靠性。 3采

3、用可編程邏輯器件芯片和EDA軟件，在實驗室里就可以完成數字系統的設計和生產。可以實現無芯片EDA公司，專業從事IP模塊生產。也可以實現無生產線集成電路設計公司的運作。可以說，當今的數字系統設計已經離不開可編程邏輯器件和EDA設計工具。 41. EDA技術 （1）EDA技術的內涵EDA（Electronics Design Automation）即電子設計自動化。現在數字系統設計依靠手工已經無法滿足設計要求，設計工作需要在計算機上采用EDA技術完成。EDA技術以計算機硬件和系統軟件為基本工作平臺，采用EDA通用支撐軟件和應用軟件包，在計算機上幫助電子設計工程師完成電路的功能設計、邏輯設計、性能分

4、析、時序測試直至 PCB（印刷電路板）的自動設計等。在EDA軟件的支持下，設計者完成對系統功能的進行描述，由計算機軟件進行處理得到設計結果。利用EDA設計工具，設計者可以預知設計結果，減少設計的盲目性，極大地提高設計的效率。 5（1）EDA技術的內涵EDA通用支撐軟件和應用軟件包涉及到電路和系統、數據庫、圖形學、圖論和拓撲邏輯、計算數學、優化理論等多學科，EDA軟件的技術指標有自動化程度，功能完善度，運行速度，操作界面，數據開放性和互換性（不同廠商的EDA軟件可相互兼容）等。 EDA技術包括電子電路設計的各個領域：即從低頻電路到高頻電路、從線性電路到非線性電路、從模擬電路到數字電路、從分立電路

5、到集成電路的全部設計過程，涉及到電子工程師進行產品開發的全過程，以及電子產品生產的全過程中期望由計算機提供的各種輔助工作。6（2） EDA技術的基本特征采用高級語言描述，具有系統級仿真和綜合能力是EDA技術的基本特征。與這些基本特征有關的幾個概念是：并行工程和“自頂向下”設計方法硬件描述語言（HDL）邏輯綜合與優化開放性和標準化庫（Library） 7并行工程和“自頂向下”設計方法并行工程是一種系統化的、集成化的、并行的產品及相關過程的開發模式（相關過程主要指制造和維護）。這一模式使開發者從一開始就要考慮到產品生存周期的質量、成本、開發時間及用戶的需求等等諸多方面因素。” “自頂向下”（Top

6、down）的設計方法從系統級設計入手，在頂層進行功能方框圖的劃分和結構設計；在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統行為進行描述；在功能一級進行驗證，然后用邏輯綜合優化工具生成具體的門級邏輯電路的網表，其對應的物理實現級可以是印刷電路板或專用集成電路。“ Topdown”設計方法有利于在早期發現產品結構設計中的錯誤，提高設計的一次成功率，在EDA技術中被廣泛采用。 8硬件描述語言（HDL）用硬件描述語言進行電路與系統的設計是當前EDA技術的一個重要特征。硬件描述語言突出優點是：語言的公開可利用性；設計與工藝的無關性；寬范圍的描述能力；便于組織大規模系統的設計；便于設計的復用和

7、繼承等。與原理圖輸入設計方法相比較，硬件描述語言更適合規模日益增大的電子系統。硬件描述語言使得設計者在比較抽象的層次上描述設計的結構和內部特征，是進行邏輯綜合優化的重要工具。目前最常用的IEEE標準硬件描述語言有VHD L和Verilog-HDL。 9邏輯綜合與優化邏輯綜合功能將高層次的系統行為設計自動翻譯成門級邏輯的電路描述，做到了設計與工藝的獨立。優化則是對于上述綜合生成的電路網表，根據布爾方程功能等效的原則，用更小、更快的綜合結果替代一些復雜的邏輯電路單元，根據指定的目標庫映射成新的網表。 10開放性和標準化EDA系統的框架是一種軟件平臺結構，它為不同的EDA工具提供操作環境。框架提供與

8、硬件平臺無關的圖形用戶界面以及工具之間的通信、設計數據和設計流程的管理，以及各種與數據庫相關的服務項目等。一個建立了符合標準的開放式框架結構EDA系統，可以接納其他廠商的EDA工具一起進行設計工作。框架作為一套使用和配置EDA軟件包的規范，可以實現各種EDA工具間的優化組合，將各種EDA工具集成在一個統一管理的環境之下，實現資源共享。EDA框架標準化和硬件描述語言等設計數據格式的標準化可集成不同設計風格和應用的要求導致各具特色的 EDA工具在同一個工作站上。集成的EDA系統不僅能夠實現高層次的自動邏輯綜合、版圖綜合和測試碼生成，而且可以使各個仿真器對同一個設計進行協同仿真，進一步提高了EDA系

9、統的工作效率和設計的正確性。11庫（Library）庫是支持EDA工具完成各種自動設計過程的關鍵。EDA設計公司與半導體生產廠商緊密合作、共同開發了各種庫，如邏輯模擬時的模擬庫、邏輯綜合時的綜合庫、版圖綜合時的版圖庫、測試綜合時的測試庫等等，這些庫支持EDA工具完成各種自動設計。 12（3）EDA的基本工具EDA工具的整體概念是電子系統設計自動化。EDA的物理工具完成和解決設計中如芯片布局、印刷電路板布線、電氣性能分析，設計規則檢查等問題的物理工具。基于網表、布爾邏輯、傳輸時序等概念的邏輯工具，設計輸入采用原理圖編輯器或硬件描述語言進行，利用EDA系統完成邏輯綜合、仿真、優化等過程，生成網表或

10、VHDL、Verilog-HDL的結構化描述。細分有：編輯器、仿真器、檢查/分析工具、優化綜合工具等。13文字編輯器在系統級設計中用來編輯硬件系統的描述語言如VHDL和Verilog-HDL，在其他層次用來編輯電路的硬件描述語言文本如SPICE的文本輸入。圖形編輯器用于硬件設計的各個層次。在版圖級，圖形編輯器用來編輯表示硅工藝加工過程的幾何圖形。在高于版圖層次的其他級，圖形編輯器用來編輯硬件系統的方框圖、原理圖等。典型的原理圖輸入工具包括基本單元符號庫（基本單元的圖形符號和仿真模型）、原理圖編輯器的編輯功能、產生網表的功能3個組成部分。 14仿真器又稱模擬器，用來幫助設計者驗證設計的正確性。在

11、硬件系統設計的各個層次都要用到仿真器。在數字系統設計中，硬件系統由數字邏輯器件以及它們之間的互連來表示。仿真器的用途是確定系統的輸入/輸出關系，所采用的方法是把每一個數字邏輯器件映射為一個或幾個過程，把整個系統映射為由進程互連構成的進程網絡，這種由進程互連組成的網絡就是設計的仿真模型。 15檢查/分析工具在集成電路設計的各個層次都會用到。在版圖級，采用設計規則檢查工具來保證版圖所表示的電路能被可靠地制造出來。在邏輯門級，檢查/分析工具用來檢查是否有違反扇出規則的連接關系。時序分析器用來檢查電路中的最大和最小延時。 優化/綜合工具可以將硬件的高層次描述轉換為低層次描述，也可以將硬件的行為描述轉換

12、為結構描述，轉換過程通常伴隨著設計的某種改進。如在邏輯門級，可用邏輯最小化來對布爾表達式進行簡化。在寄存器級，優化工具可用來確定控制序列和數據路徑的最優組合。 162. 現代數字系統的設計方法 現代數字系統的設計采用“ Topdown”（自頂向下）設計方法，設計步驟如右邊圖1.2.1所示。 17在“ Topdown”（自頂向下）的設計方法中，設計者首先需要對整個系統進行方案設計和功能劃分，擬訂采用一片或幾片專用集成電路ASIC來實現系統的關鍵電路，系統和電路設計師親自參與這些專用集成電路的設計，完成電路和芯片版圖，再交由IC工廠投片加工，或者采用可編程ASIC（例如 CPLD和 FPGA）現場

13、編程實現。 18在“ Topdown”（自頂向下）的設計中，行為設計確定該電子系統或VLSI芯片的功能、性能及允許的芯片面積和成本等。結構設計根據系統或芯片的特點，將其分解為接口清晰、相互關系明確、盡可能簡單的子系統，得到一個總體結構。這個結構可能包括算術運算單元、控制單元、數據通道、各種算法狀態機等。邏輯設計把結構轉換成邏輯圖，設計中盡可能采用規則的邏輯結構或采用經過考驗的邏輯單元或模塊。電路設計將邏輯圖轉換成電路圖，一般都需進行硬件仿真，以最終確定邏輯設計的正確性。版圖設計將電路圖轉換成版圖，如果采用可編程器件就可以在可編程器件的開發工具時進行編程制片。19利用HDL語言，采用“ Topd

14、own”（自頂向下）設計方法的設計系統硬件電路，一般分為三個步驟，如圖1.2.2所示。 圖1.2.2 “ Topdown”（自頂向下）設計系統硬件的過程20行為描述： 對系統進行行為描述的目的是在系統設計的初始階段，通過對系統行為描述的仿真來發現系統設計中存在的問題。在行為描述階段，考慮的是系統的結構及其工作過程是否能達到系統設計規格書的要求，并不考慮其實際的操作和算法用什么方法來實現。行為描述是對整個系統的數學模型的描述，其設計與器件工藝無關。21寄存器傳輸描述RTL （又稱數據流描述）將行為方式描述的HDL程序，采用RTL方式描述，導出系統的邏輯表達式，再用仿真工具對RTL方式描述的程序進

15、行仿真。如果仿真通過，就可以利用邏輯綜合工具進行綜合了。 22邏輯綜合 利用邏輯綜合工具，將RTL方式描述的程序轉換成用基本邏輯元件表示的文件（門級網絡表），也可將綜合結果以邏輯原理圖方式輸出。此后再對邏輯綜合結果在門電路級上進行仿真，并檢查定時關系，如果一切正常，那么系統的硬件設計基本結束。 232. 現代數字系統的設計方法如果在某一層上仿真發現問題，就應返回上一層，尋找和修改相應的錯誤，然后再向下繼續未完的工作。由邏輯綜合工具產生門級網絡表后，在最終完成硬件設計時，還可以有兩種選擇：一種是由自動布線程序將網絡表轉換成相應的ASIC芯片的制造工藝，定制ASIC芯片；第二種是將網絡表轉換成相應

16、的PLD編程碼點，利用PLD完成硬件電路的設計。24利用HDL語言，采用“ Topdown”（自頂向下）設計方法具有以下優點： 在“ Topdown”（自頂向下）的設計過程中，每一步都可以進行仿真，可以在系統設計過程發現設計存在的問題，可大大縮短系統的設計周期，降低費用，使電路設計更趨合理，其體積和功耗也可減小。 采用HDL語言，就可免除編寫邏輯表達式或真值表的過程，使設計難度大幅度下降，從而可以縮短設計周期。 采用HDL語言設計系統硬件電路時，主要的設計文件是用HDL語言編寫的源程序，也可以將HDL語言編寫的源程序轉換成電原理圖形式輸出，降低了硬件電路設計難度，。 用HDL語言的源程序作為歸

17、檔文件資料量小，便于保存，可繼承性好。251.2.2 優秀FPGA設計的重要特征FPGA可以替代其它PLD或者各種中小規模數字邏輯芯片在數字系統中廣泛應用。FPGA也是實現具有不同邏輯功能ASIC的有效的方法。FPGA是進行原型設計最理想的載體，原型機的最初框架和實現通過FPGA來驗證，可以降低成本、縮短開發周期。利用FPGA的可重配置功能，可以在使用過程中，在不改變所設計的設備的硬件電路情況下，改變設備的功能。優秀的FPGA設計與系統需求文檔（SRD，System Requirement Document）和客戶的規范保持一致。一個優秀的FPGA設計不僅僅必須要達到客戶和系統的基本要求，而且

18、需要具有可讀性、可重復性和可測性這三個重要的特征。26可讀性好要求：FPGA設計的原理圖和硬件描述語言設計應該包含有足夠詳細的注釋；每張原理圖之間的關系以及硬件描述的模塊之間的互連關系的詳細說明；各個模塊的詳細說明。271. 可讀性例如，狀態機的文檔應當包含狀態圖或功能描述。布爾方程的實現過程也應該寫在文檔中，甚至應當寫在源代碼里面，包括簡化前的或簡化后的布爾方程。FPGA的設計文檔也應該包含用戶自己創建的約束文件，還應該說明在設計、實現和驗證階段使用的各個輸出文件。例如在綜合后，應當說明網表文件的硬件描述語言類型、目的等。許多研究機構的研究表明：投入一定的時間寫好文檔，可以在調試、測試和維護設計過程中節省大量的時間。一個具有好文檔的和經過驗證的電路設計，可以很容易地被重用，可以大大的節省開發時間。282. 可重復性 可重復性要求： FPGA設計應該保證如果不同的設計者從不同部位開始，并重新