1、1靜態靜態CMOS邏輯電路邏輯電路復雜邏輯門復雜邏輯門2CMOS復雜邏輯門復雜邏輯門n靜態靜態CMOS邏輯門的構成邏輯門的構成n復雜復雜CMOS邏輯門的分析與設計邏輯門的分析與設計n異或門異或門n類類NMOS邏輯電路邏輯電路3CLCLCL大扇入邏輯門的設計大扇入邏輯門的設計實現實現8個變量個變量“與與”的三種方案的三種方案思考：思考：三種方案的三種方案的差別差別4第一種方案第一種方案CL=0.01pF CL=1pFCLinxYininxxYYWp=24umWn=12um5第二種方案第二種方案CL=0.01pFCL=1pFCLinxYininxxYYWp=24umWn=12um6第三種方案第三種

2、方案CL=0.01pFCL=1pFCLWp=24umWn=12uminxYininxxYY7三種方案的比較三種方案的比較 MOS管管 tp(負載負載1pF) 面積面積 n方案方案1 18 11.5ns 27 A0 n方案方案2 20 8.5 30 A0 n方案方案3 30 7.0 45 A0 A0是最小是最小NMOS管的面積管的面積Wp=24umWn=12umL=3um8電路延遲時間與扇入、扇出系數的關系電路延遲時間與扇入、扇出系數的關系2pIOtFFn扇入系數：串聯扇入系數：串聯NMOS一一般不超過般不超過4個，個，PMOS不超不超過過3個個n大扇入可以分成多級實現大扇入可以分成多級實現n大

3、扇出可以利用反相器鏈大扇出可以利用反相器鏈驅動（避免或非門驅動）驅動（避免或非門驅動）9CLCLCL大扇入邏輯門的分析大扇入邏輯門的分析實現實現8個變量個變量“與與”的三種方案的三種方案(1)(2)(3)小負載情況：設小負載情況：設為為NMOS柵電容柵電容C0設所有設所有NMOS和和PMOS導電因子導電因子相等，均為相等，均為K10電路分析與仿真驗證CL=0.01pFCLCLCL小負載情況下，小負載情況下，第二種方案第二種方案優于第三種優于第三種11CMOS復雜邏輯門復雜邏輯門n靜態靜態CMOS邏輯門的構成邏輯門的構成n復雜復雜CMOS邏輯門的設計邏輯門的設計nCMOS異或門異或門n類類NMO

4、S邏輯電路邏輯電路12異或、同或邏輯異或、同或邏輯異或：異或： YAB+AB Y=A BABABY= AB+Y= AB+ABY 0 000 111 011 1ABY 0 000 111 01 1100同或：同或：Y=AB+AB Y=A B異或運算真值表異或運算真值表同或運算真值表同或運算真值表13異或電路的實現異或電路的實現Y=AB+AB=AB+A+BYAB邏輯圖邏輯圖VDDABY電路圖電路圖邏輯表達式整理邏輯表達式整理14用用AOI門實現異或、同或功能門實現異或、同或功能VDDAABBYAABBVDDAABBYAABB異或：異或： YAB+AB Y=A B同或：同或：Y=AB+AB Y=A

5、BVDDABY15例題：互補例題：互補CMOS邏輯設計邏輯設計VDDABY用用0.5微米工藝，確定異或微米工藝，確定異或門中器件尺寸門中器件尺寸n要求在最壞情況下輸出上要求在最壞情況下輸出上升升/下降時間不大于下降時間不大于0.5ns n已知：設設VDD = 5V，VTN = 1V，VTP = -1V，Cox = 410-7 F/cm2，n = 400 cm2/Vs、p = 200 cm2/VsDDPeffLPPPPVKCrrrt1 . 029 . 1)1 (21)1 (1 . 0ln216CMOS復雜邏輯門復雜邏輯門n靜態靜態CMOS邏輯門的構成邏輯門的構成n復雜復雜CMOS邏輯門的設計邏輯

6、門的設計n異或門異或門n類類NMOS邏輯電路邏輯電路17 類類NMOS電路電路NMOSVDDoutVVinPMOSVDDoutVVinVDD邏輯塊邏輯塊 類類NMOS電路結構電路結構 類類PMOS電路結構電路結構18類類NMOS電路分析電路分析類類NMOS屬于有比電路，屬于有比電路，為保證低電平合格為保證低電平合格,要有合適的比例因子要有合適的比例因子Kr。 Kr =KNeff / KP 等效反相器方法等效反相器方法直流特性直流特性:22, 2DDTPOHDDOLrDDTNonPDDTPVVVVVKVVIKVV瞬態特性瞬態特性: 上升時間同上升時間同CMOS反相器反相器;在忽略負載管電流情況下

7、在忽略負載管電流情況下,下降時間也同下降時間也同CMOS反相器。反相器。19 類類NMOS電路優缺點電路優缺點n優點：優點：n 輸入邏輯門需要（輸入邏輯門需要（ n +1）個）個MOS管，管， 在實現復雜邏輯門時有利于減小面積。在實現復雜邏輯門時有利于減小面積。n缺點：缺點：是有比電路，達不到最大邏輯擺幅，是有比電路，達不到最大邏輯擺幅， 有較大的靜態功耗，有較大的靜態功耗， 由于要求由于要求Kr1，類，類NMOS電路上升時間長，電路上升時間長， （ 對類對類PMOS電路下降時間長）。電路下降時間長）。n應用：應用：適用于對面積要求嚴格，而性能要求不高的適用于對面積要求嚴格，而性能要求不高的情況。情況。 N