1、2022-7-1XIDIAN UNIVERSITY半導體物理與器件半導體物理與器件西安電子科技大學西安電子科技大學 XIDIDIAN UNIVERSITY 張麗張麗11.11.金屬氧化物半導體場效應晶體管基礎金屬氧化物半導體場效應晶體管基礎11.111.1雙端雙端MOS結構結構2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 本節內容本節內容n1.1.1 能帶圖能帶圖n1.1.2 耗盡層厚度耗盡層厚度n1.1.3 功函數差功函數差n1.1.4 平帶電壓平帶電壓n1.1.5 閾值電壓閾值電壓n1.1.6 電荷分布電荷分布2022-7-1XIDIAN UNIVERSITY

2、 1.1 MOS電容電容 MOSMOS電容結構電容結構氧化層厚度氧化層厚度氧化層介電常數氧化層介電常數Al或高摻雜的或高摻雜的多晶多晶Sin型型Si或或p型型SiSiO2MOS結構具有結構具有Q隨隨V變化的電容效應，形成變化的電容效應，形成MOS電容電容dox2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 實際的鋁線實際的鋁線- -氧化層氧化層- -半導體半導體n（M:約約10000A O:250A S:約約0.51mm）2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 理想理想MOS MOS 電容結構特點電容結構特點2022-7-1XID

3、IAN UNIVERSITY 1.1 MOS電容電容 表面能帶圖表面能帶圖:p:p型襯底型襯底(1)(1)負柵壓情形負柵壓情形導帶底能級導帶底能級禁帶中心能級禁帶中心能級費米能級費米能級價帶頂能級價帶頂能級VFSEE負柵壓：負柵壓： 多子的積累，多子的積累， 體內多子順電場方向被吸引到體內多子順電場方向被吸引到S表面，表面，能帶變化：空穴在表面堆積，能帶上彎能帶變化：空穴在表面堆積，能帶上彎2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面能帶圖表面能帶圖:p:p型襯底型襯底(1)(1)零柵壓情形零柵壓情形理想理想MOS電容：電容： 絕緣層是理想的，不存在任何電荷

4、；絕緣層是理想的，不存在任何電荷； Si和和SiO2界面處不存在界面陷阱電荷；界面處不存在界面陷阱電荷； 金半功函數差為金半功函數差為0。 系統熱平衡態，能帶平，表面凈電荷為系統熱平衡態，能帶平，表面凈電荷為02022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面能帶圖表面能帶圖:p:p型襯底型襯底(2)(2)小的正柵壓情形小的正柵壓情形(耗盡層耗盡層)FiFSEE小的正柵壓：多子耗盡，小的正柵壓：多子耗盡，表面留下帶負電的受主離子，不可動，且由半導體濃度的限制，表面留下帶負電的受主離子，不可動，且由半導體濃度的限制，形成負的空間電荷區。形成負的空間電荷區。能帶變化：

5、能帶變化： P襯表面正空穴耗盡，濃度下降，能帶下彎，襯表面正空穴耗盡，濃度下降，能帶下彎，注意：正柵壓注意：正柵壓，增大的電場使更多的多子耗盡，增大的電場使更多的多子耗盡， xd，能帶下彎增加，能帶下彎增加 xd：空間電荷區（耗盡層、勢壘區）的寬度。：空間電荷區（耗盡層、勢壘區）的寬度。2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面能帶圖表面能帶圖:p:p型襯底型襯底(2)(2)大的正柵壓情形大的正柵壓情形(反型層反型層+耗盡層耗盡層)dTXFiFSEE大的正柵壓：大的正柵壓：能帶下彎程度能帶下彎程度，表面，表面 EFi 到到 EF下，表面具下，表面具n型。型

6、。 P襯表面襯表面Na-面電荷密度面電荷密度，同時，同時P襯體內的電子被吸引到表面，襯體內的電子被吸引到表面，表面出現電子積累，反型層形成。表面出現電子積累，反型層形成。注意：柵壓注意：柵壓反型層電荷數增加，反型層電導受柵壓調制。反型層電荷數增加，反型層電導受柵壓調制。 閾值反型后，閾值反型后， xd最大值最大值XdT不再擴展。不再擴展。2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面能帶圖表面能帶圖:n:n型襯底型襯底(1)(1)正柵壓情形正柵壓情形CFSEE零柵壓情形零柵壓情形2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面能

7、帶圖表面能帶圖:n:n型襯底型襯底(2)(2)小的負柵壓情形小的負柵壓情形大的負柵壓情形大的負柵壓情形FiFSEEFiFSEE(耗盡層)n型(反型層+耗盡層)n型2022-7-1XIDIAN UNIVERSITY 1.1.1 能帶圖能帶圖 需掌握內容需掌握內容nN型和型和P型半導體表面狀態隨外加柵壓的物理變型半導體表面狀態隨外加柵壓的物理變化過程化過程n會畫相應各狀態能帶圖會畫相應各狀態能帶圖2022-7-1XIDIAN UNIVERSITY 1.1.2 耗盡層厚度耗盡層厚度 本節內容本節內容n耗盡層厚度公式耗盡層厚度公式n耗盡層厚度在不同半導體表面狀態的特點和原因耗盡層厚度在不同半導體表面狀

8、態的特點和原因n半導體表面狀態和表面勢的關系半導體表面狀態和表面勢的關系n閾值反型點和閾值電壓閾值反型點和閾值電壓n空間電荷層電荷與表面勢的關系空間電荷層電荷與表面勢的關系2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 空間電荷區厚度空間電荷區厚度: :表面耗盡情形表面耗盡情形費米勢費米勢表面勢表面勢表面空間電荷表面空間電荷區厚度區厚度s半導體表面電勢與半導體表面電勢與體內電勢之差體內電勢之差半導體體內費米能半導體體內費米能級與禁帶中心能級級與禁帶中心能級之差的電勢表示之差的電勢表示采用單邊突變結的耗盡層近似采用單邊突變結的耗盡層近似P型襯底型襯底耗盡層形成：正柵壓

9、，耗盡層形成：正柵壓，P襯表面多子空穴耗盡，留下固定不動的襯表面多子空穴耗盡，留下固定不動的Na-，由，由半導體濃度的限制，分布在半導體濃度的限制，分布在S表面一定厚度內，負的空間電荷區表面一定厚度內，負的空間電荷區cm/F1085. 87 .11SiO106 . 1)K300,Si(cm105 . 1)K300(V0259. 0/14219310的介電常數電子電量半導體本征摻雜濃度度半導體襯底受主摻雜濃熱電勢siatqeTnNTqkTV2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 空間電荷區厚度空間電荷區厚度: :表面反型情形表面反型情形閾值反型點：閾值反型點：

10、 表面勢表面勢= 2倍費米勢，表面處電子濃度倍費米勢，表面處電子濃度=體內空穴濃度體內空穴濃度閾值電壓：閾值電壓： 使半導體表面達到閾值反型點時的柵電壓使半導體表面達到閾值反型點時的柵電壓表面空間電荷區厚度表面空間電荷區厚度P型襯底型襯底2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面反型層電子濃度與表面勢的關系表面反型層電子濃度與表面勢的關系tsaisVNnnexp2316316cm101V695. 02V347. 0K300cm101sfpsfpanTN反型實例：2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 表面空間電荷層電荷與

11、表面勢的關系表面空間電荷層電荷與表面勢的關系本征本征半導體表面狀態的變化時襯底型GSVSip堆積堆積平帶平帶耗盡耗盡本征本征弱反型弱反型強反型強反型2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 空間電荷區厚度空間電荷區厚度:n:n型襯底情形型襯底情形表面空間電荷區厚度表面空間電荷區厚度表面勢表面勢半導體襯半導體襯底施主摻底施主摻雜濃度雜濃度n型襯底型襯底閾值反型點：閾值反型點： 表面勢表面勢= 2倍費米勢，表面處空穴濃度倍費米勢，表面處空穴濃度=體內電子濃度體內電子濃度閾值電壓：閾值電壓： 使半導體表面達到閾值反型點時的柵電壓使半導體表面達到閾值反型點時的柵電壓2

12、022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 空間電荷區厚度空間電荷區厚度: :與摻雜濃度的關系與摻雜濃度的關系實際器件實際器件參數區間參數區間2022-7-1XIDIAN UNIVERSITY 1.1.2 耗盡層厚度耗盡層厚度 需掌握內容需掌握內容n耗盡層厚度在不同半導體表面狀態的特點和原因耗盡層厚度在不同半導體表面狀態的特點和原因n耗盡層厚度公式耗盡層厚度公式n半導體表面狀態和表面勢的關系半導體表面狀態和表面勢的關系n閾值反型點的定義閾值反型點的定義n常用器件摻雜范圍常用器件摻雜范圍2022-7-1XIDIAN UNIVERSITY 1.1.3 功函數差功函數差

13、 本節內容本節內容n功函數和功函數差定義功函數和功函數差定義n功函數差對半導體表面的影響功函數差對半導體表面的影響nN+ POLY或或 P+POLY與硅的功函數差與硅的功函數差n常用結構的功函數概況常用結構的功函數概況2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差:MOS:MOS接觸前的能帶圖接觸前的能帶圖金屬的功函數金屬的功函數金屬的費米能級金屬的費米能級硅的電子親和能硅的電子親和能fpgFsseEeEEW20半導體的功函數)2(fpgmsmmseEeWW（電勢表示）差金屬與半導體的功函數mFmmeEEW0金屬的功函數功函數：起始能量等于功函數：

14、起始能量等于EF的電子，由材料內部逸出體外到真的電子，由材料內部逸出體外到真 空所需最小能量。空所需最小能量。XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差:MOS:MOS結構的能帶圖結構的能帶圖2022-7-1)2(fpegEmms差（電勢表示）金屬與半導體的功函數修正的金屬修正的金屬功函數功函數修正的硅的電子修正的硅的電子親和能親和能二氧化硅的電子親和能二氧化硅的電子親和能二氧化硅的禁帶寬度二氧化硅的禁帶寬度)2(fpegEmms差（電勢表示）金屬與半導體的功函數2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差:MO

15、S:MOS結構的能帶圖結構的能帶圖條件：零柵壓，條件：零柵壓， 熱平衡熱平衡接觸之后能帶圖的變化：接觸之后能帶圖的變化： 1）MOS成為統一系統，成為統一系統， 0柵壓下熱平衡狀態有統一的柵壓下熱平衡狀態有統一的EF。 2）SiO2的能帶傾斜：的能帶傾斜：3）半導體一側能帶彎曲：）半導體一側能帶彎曲：原因：金屬半導體原因：金屬半導體ms不為不為0 零柵壓下氧化物零柵壓下氧化物二側的電勢差二側的電勢差零柵壓下半導體的零柵壓下半導體的表面勢表面勢2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差: :計算公式計算公式)()2(00SoxfpgmmsVeE功

16、函數差使二者能帶發生彎曲，功函數差使二者能帶發生彎曲，彎曲量之和是金屬半導體的功彎曲量之和是金屬半導體的功函數差。函數差。2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差:n:n摻雜多晶硅柵摻雜多晶硅柵0簡并：簡并：degenerate 退化，衰退退化，衰退P-Si近似相等近似相等n+摻雜至簡并摻雜至簡并2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差:p:p摻雜多晶硅柵摻雜多晶硅柵p+摻雜至簡并摻雜至簡并02022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差:n:n

17、型襯底情形型襯底情形負柵壓的大小負柵壓的大小)2(fpegEmmsP型襯底：)n2(fegEmmsN型襯底：2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 功函數差功函數差: :與摻雜濃度的關系與摻雜濃度的關系型襯底型襯底同樣柵電極材料下的pnmsAupolypAlpolyn：SipAlpolynAupolyp：Sin|型型同樣襯底材料下的ms0Al)poly,nms對多數應用（2022-7-1XIDIAN UNIVERSITY 1.1.3 功函數差功函數差 需掌握內容需掌握內容n功函數和功函數差定義功函數和功函數差定義n功函數差與誰有關功函數差與誰有關?nMOS系

18、統接觸前的能帶圖系統接觸前的能帶圖nMOS系統接觸后的能帶圖變化和原因系統接觸后的能帶圖變化和原因n不用金屬不用金屬,而用而用N+ POLY或或 P+POLY功函數差如何算功函數差如何算?n常用結構的功函數概況常用結構的功函數概況2022-7-1XIDIAN UNIVERSITY 1.1.4 平帶電壓平帶電壓 本節內容本節內容n平帶電壓定義平帶電壓定義n半導體表面能帶彎曲可能原因和物理過程半導體表面能帶彎曲可能原因和物理過程n平帶電壓推導平帶電壓推導n平帶電壓影響因素平帶電壓影響因素2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 平帶電壓平帶電壓: :能帶彎曲的動因

19、能帶彎曲的動因nMOS結構中半導體表面能帶彎曲的動因結構中半導體表面能帶彎曲的動因n金屬與半導體之間加有電壓（柵壓）金屬與半導體之間加有電壓（柵壓）n半導體與金屬之間存在功函數差半導體與金屬之間存在功函數差n氧化層中存在的正電荷氧化層中存在的正電荷（面電荷密度面電荷密度Qss） 可動電荷：工藝引入的金屬離子可動電荷：工藝引入的金屬離子 陷阱電荷：輻照陷阱電荷：輻照 界面態：界面態：SiSio2界面界面Si禁帶中的能級禁帶中的能級 氧化層中氧化層中SiSio2界面存在的正的固定電荷界面存在的正的固定電荷2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 平帶電壓平帶電壓:

20、 :固定電荷成因固定電荷成因n SiSiO2界面存在的正的固定電荷（面電荷密度）界面存在的正的固定電荷（面電荷密度）1、固定電荷面密度大小與摻雜類型和濃度基本無關，而與硅晶面、固定電荷面密度大小與摻雜類型和濃度基本無關，而與硅晶面 111，110，100共價鍵密度大小順序相同。共價鍵密度大小順序相同。2、通常為氧化條件的函數，可通過在氬氣和氮氣中對氧化物退火、通常為氧化條件的函數，可通過在氬氣和氮氣中對氧化物退火 來改變這種電荷密度。來改變這種電荷密度。3、氧化層中固定電荷在位置上表現的很靠近氧化物半導體界面。、氧化層中固定電荷在位置上表現的很靠近氧化物半導體界面。形成原因：推測和形成原因：推

21、測和SiSiO2界面的形成有關，界面存在過剩硅離子。界面的形成有關，界面存在過剩硅離子。2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 平帶電壓平帶電壓: :定義定義n平帶電壓平帶電壓VFB定義：使半導體表面能帶無彎曲需定義：使半導體表面能帶無彎曲需 施加的柵電壓施加的柵電壓來源：金屬與半導體之間的功函數差，來源：金屬與半導體之間的功函數差， 氧化層中的正的固定電荷氧化層中的正的固定電荷 （面電荷密度（面電荷密度Qss）2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 平帶電壓平帶電壓: :公式公式mssoxssoxoxsoxGVVVVV)

22、()(00柵電壓oxssoxmoxssmCQCQVQQ0電中性條件oxssmsGFBCQVVs|0平帶電壓)000恒（，則若ssFBmsQVVox0+ s0=- ms2022-7-1XIDIAN UNIVERSITY 1.1.4 平帶電壓平帶電壓 需掌握內容需掌握內容n平帶電壓定義平帶電壓定義n半導體表面能帶彎曲可能原因和物理過程半導體表面能帶彎曲可能原因和物理過程n如果沒有功函數差及氧化層電荷如果沒有功函數差及氧化層電荷,平帶電壓平帶電壓為多少為多少?n平帶電壓推導過程和公式平帶電壓推導過程和公式XIDIAN UNIVERSITY 1.1 MOS電容電容 閾值電壓閾值電壓: :主要內容主要內

23、容2022-7-1XIDIAN UNIVERSITY n閾值電壓定義閾值電壓定義n閾值電壓表達式和推導閾值電壓表達式和推導n閾值電壓影響因素閾值電壓影響因素n閾值電壓正負和器件類型的關系閾值電壓正負和器件類型的關系XIDIAN UNIVERSITY 1.1 MOS電容電容 閾值電壓閾值電壓: :定義定義2022-7-1XIDIAN UNIVERSITY VGVTN： s=VTN：s=2fp，襯底表面強反型，溝道形成，器件，襯底表面強反型，溝道形成，器件導通導通閾值電壓：半導體表面達到閾值電壓：半導體表面達到閾值反型點閾值反型點時所需的柵壓時所需的柵壓VG. VT：VTN,VTP。表面勢表面勢=

24、費米勢的費米勢的2倍倍半導體表面強反型，可半導體表面強反型，可認為認為MOSFET溝道形成溝道形成XIDIAN UNIVERSITY 2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 閾值電壓閾值電壓: :公式推導公式推導功函數差功函數差Vox0+ s0=- ms)(電荷摻雜濃度，氧化層固定柵氧化層電容，半導體fTNV|QSDmax|=e NaXdT msfpoxCssQoxCQSVfpoxCQSSVVsVVTNVSDfps2|)0ox0(2m0ox0oxTox2|GmaxoxCmQCQoxTV柵氧化層電壓|max|max|0maxssQSDQmQnQSDQssQmQ

25、nQSDQssQmQ電中性條件XIDIAN UNIVERSITY 2022-7-11.1 MOS電容電容 閾值電壓影響因素閾值電壓影響因素: :柵電容柵電容COX影響影響：COX越大，則越大，則VTN越小；越小；COX提高途徑：提高途徑：選擇介電常數大的絕緣介質選擇介電常數大的絕緣介質;柵氧化層保證質量前提下盡量薄。柵氧化層保證質量前提下盡量薄。msfpoxCssQoxCSDQTNV2|max|閾值電壓ssQ|SD|Qmax物理過程：物理過程：COX越大，同樣越大，同樣VG在半導體表面感應的在半導體表面感應的電荷越多，電荷越多， 達到閾值反型點所需達到閾值反型點所需VG越小，易反型。越小，易反

26、型。XIDIAN UNIVERSITY 2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 閾值電壓影響因素閾值電壓影響因素: :摻雜濃度摻雜濃度|QSDmax|=e NaXdTNa影響影響：Na越小，則越小，則VTN越小；越小； msfpoxCssQoxCSDQTNV2|max|閾值電壓問題問題：假定半導體非均勻摻雜，影響假定半導體非均勻摻雜，影響VT的是哪部分半導體的濃度？的是哪部分半導體的濃度？ 結論：氧化層下方的半導體的濃度。結論：氧化層下方的半導體的濃度。 可通過離子注入改變半導體表面的摻雜濃度，調整可通過離子注入改變半導體表面的摻雜濃度，調整VT。 物理過程

27、：物理過程：Na越小，達到反型所需耗盡的多子越越小，達到反型所需耗盡的多子越少，少， QSDmax越小，半導體表面易反型。越小，半導體表面易反型。 XIDIAN UNIVERSITY 2022-7-1XIDIAN UNIVERSITY 1.1 MOS電容電容 閾值電壓影響因素閾值電壓影響因素: :氧化層電荷氧化層電荷QSS影響影響：QSS越大，則越大，則VTN越小；越小；msfpoxCssQoxCSDQTNV2|max|閾值電壓注意：注意：QSS對對VT影響的大小與襯底摻雜濃度有關影響的大小與襯底摻雜濃度有關 ，Na越大，越大， QSS的影響越小的影響越小。物理過程：物理過程：QSS越大，其在半導體表面感應出的負電荷越越大，其在半導體表面感應出的負電荷越 多，達到反型所需多，達到反型所需VG越小，易反型。越小，易反型。XIDIAN UNIVERSITY 2022-7-1XIDIAN