1、DSP應用系統中的硬件接口電路設計作者：王立華 邵玉芹 韓敬東 孟秀錦來源：微計算機信息點擊數：1240更新時間：2008-6-13您可以添加到網摘 讓更多人關注此文章：摘要：介紹了DSP應用系統的硬件接口電路：包括電平變換電路、仿真器JTAG接口電路、以及可擴展的硬件接口（如A/D、D/A、SRAM）等的設計方法，并給出了接口電路在設計時須注意的幾個問題。 關鍵詞：DSP硬件接口電路電平變換 數字信號處理（Digital Signal Processing ,DSP）是一門涉及許多學科而又廣泛應用于許多領域的新興學科，自DSP芯片誕生的二十多年來，其在控制、通信等領域得到了廣泛的發展。在眾多

2、的DSP器件中，以TI公司的DSP應用最為廣泛，本文以TI DSP為例介紹系統接口電路的設計。一個完整地DSP控制系統的硬件接口電路一般包括電平變換電路、仿真器接口JTAG電路、以及可擴展的硬件接口（如A/D、D/A、SRAM等）電路，而這些硬件接口電路是DSP系統工作的基礎。 一、電平變換接口設計：DSP系統是一個混合電壓系統，存在著5V/3.3V混合供電現象：DSP芯片的I/O供電電壓一般是3.3V，而外圍芯片工作電壓為5V，如EPROM、SRAM、A/D器件等。通常它們之間是不能直接相連的，設計中必須進行電平變換。1、 在混合電壓系統中，不同電源電壓的邏輯器件接口時存在的問題 （1）加到

3、輸入和輸出引腳上允許的最大電壓限制問題。器件對加到輸入或者輸出引腳上的電壓通常是有限制的。這些引腳上一般有二極管或者分離元件接到電源。如果接入的電壓過高，則電流將會通過二極管或者分離元件流向電源。例如I/O為3.3V供電的DSP，其輸入電平不允許超過電源電壓3.3V，而5V器件輸出信號高電平可達4.4V，它會向3.3V電源充電，持續的電流將會損壞二極管和其它電路元件。 （2）兩個電源間電流的互串問題。在等待或者掉電方式時，3.3V電源降到OV，大電流將流通到地，這使得總線上的高電壓被下拉到地，這些情況將引起數據丟失和元件損壞。必須注意的是：不管在3.3V的工作狀態還是在OV的等待狀態都不允許電

4、流流向電源。 （3）接口輸入轉換門限問題。5V器件和3.3V器件的接口有很多情況，同樣TTL和CMOS間的電平轉換也存在著不同情況。驅動器必須滿足接收器的輸入轉換電平，并且要有足夠的容限以保證不損壞電路元件。而輸出電平一般無需變換。2、 在混合電壓系統中，必須處理的信號電平配置（1）5V TTL器件輸出驅動3.3V TTL器件(LVC)輸入。通常5V TTL器件可以驅動3.3V TTL器件的輸入，因為典型雙極性晶體管的輸出并不能達到電源電壓幅度。當一個5V器件的輸出為高電平時，內部壓降限制了輸出電壓，典型情況是VCC-2VBE，即約為3.6V，這樣工作通常不會引起5V電源的電流流向3.3V電源

5、。但是因為驅動器結構會有所不同，所以必須控制驅動器的輸出不宜超過3.6V，以防萬一。（2）3.3V TTL器件輸出驅動5V TTL器件輸入。由于二者的電平轉換標準是一樣的，因此不需要額外的器件就可將兩者直接相連。只要3.3V器件的VOH和VOL電平分別是2.4V和0.4V，5V器件就可將輸入讀為有效電平，因為它的VIH和VIL電平分別是2V和0.8V。（3）5V CMOS器件輸出驅動3.3V TTL器件輸入。顯然二者的轉換電平是不一樣的，但二者雖存在一定的差別，若設計時使用能夠承受5V 電壓的3.3V TTL器件，則5V器件的輸出是可以直接與3.3V器件的輸入端接口的。（4）3V輸出驅動5V

6、CMOS輸入。二者的轉換電平標準是不一樣的，3.3V器件輸出的高電平最高值是3.3V，而5V CMOS器件要求的高電平最低值是3.5V，因此3.3V器件的輸出不能直接與5V CMOS器件的輸入相接，這種情況下就需要用雙電壓（一邊是3.3V供電，另一邊是5V供電）供電的驅動器，如使用TI總線收發器SN74LVTH245A(8位)、SN74LVTH16245A（16位）等。圖1給出了利用總線收發器SN74LVTH245A的3.3V DSP芯片與5V EPROM的連接。 圖1另外電平轉換還可用以下器件：（1）使用總線開關。主要應用于McBSP(Multichannel Buffered Serial

7、 Port）多通道緩沖性串行接口等外設信號的電平轉換，5V供電。常用器件：SNCBTD3384（10位），SN74CBTD16210(20位)（2）使用2選1切換器。實現2選1，4.1V供電，主要適用于多路切換信號的電平轉換，如雙路復用的McBSP信號的電平轉換等，常用器件為SN74CBT3257(4位)、SN74CBT16292(12位)（3）使用CPLD器件。可以通過雙電壓工作的CPLD可編程器件實現電平之間的轉化，如Altera公司的MAX7000S系列器件等。二、DSP與JTAG接口設計：同單片機控制系統一樣，DSP應用系統也必須具有與仿真器連接的標準接口，通過這個接口用戶可以通過PC

8、機進行調試、下載應用軟件到指定的應用板上。圖2給出了DSP系統的JTAG接口與應用板中DSP芯片連接的原理圖。在圖中給出的是TI公司的IEEE1149.1標準的通用JTAG接口，其引腳的定義的順序不同于一般的集成芯片的順序，是從上到下、左右交替排列。JTAG引腳的功能定義如下：EMU0: EMU0引腳，需要接3.3V上拉電阻。EMU1: EMU1引腳，需要接3.3V上拉電阻。GND:地。PD(VCC)：此引腳必須連接到DSP應用板的+5V電源端。TCK:測試時鐘引腳，該信號來自于仿真器。TCK_RET: 測試時鐘返回引腳。TDI:測試數據輸入引腳。TDO：測試數據輸出引腳。TMS：測試模式選擇

9、引腳。:測試復位引腳。 三、DSP的A/D、D/A接口設計：DSP與外部模擬信號的接口主要包括A/D、D/A兩大部分，而TI DSP內部大多已包含了A/D轉換模塊，所以在這里只介紹外擴D/A轉換接口。1、通過DSP片內SPI(串行外設接口)實現串行D/A接口由于DSP內部包含有串行外設接口SPI模塊，SPI 是同步串行外圍接口，它允許18 位的串行比特流以特定的傳輸速率移進移出芯片，主要用于與各種外圍器件進行通訊，這些外圍器件可以是簡單的TTL移位寄存器或是復雜的LCD顯示驅動器或A/D、D/A轉換子系統。SPI 接口很容易與許多廠家的各種外圍器件直接相連。其中，MAX5120/5121是適合

10、于SPI通信的D/A轉換芯片。它是Maxim 公司生產的12位，具有兩級輸入緩沖區：輸入寄存器和DAC寄存器。SPI總線上接收到的數據位首先進入到16位的移位寄存器，然后進入輸入寄存器和DAC寄存器進行D/A轉換。MAX5120/5121與DSP的SPI接口連接進行DAC轉換的電路如圖3所示，其中DSP設置為主機工作模式，MAX5120/5121設置為從機模式。工作時，通過SCLK引腳接收外來時鐘驅動，在此時鐘下，從DIN引腳接收串行數據到移位寄存器中，并進行D/A轉換，在OUT引腳輸出模擬信號。圖中，當開關S閉合到S1端時，為雙極性輸出；當開關S閉合到S2端時，為單極性輸出。2、DSP并行D

11、/A接口DSP對并行D/A接口芯片的訪問形式是只寫不讀，下面介紹DSP與AD7837的接口方法。如圖4所示電路，AD7837為12位D/A轉換器，對每個內部轉換器（A或B）來講，完成一次D/A轉換操作的過程是：首先將待轉換的低8位數據送到AD7837，然后再寫高4位，最后通過I/O引腳輸出一個轉換鎖存信號到AD7837的引腳，從而啟動D/A轉換。地址信號A0和A1用來決定AD7837中的A或B轉換器中的哪一個。四、DSP與SRAM接口設計：SRAM時DSP最常用的外圍存儲設備，它具有接口簡單、讀寫速度快等優點，常用的SRAM芯片有IDT7128、CY7C1024、CY7C1021等。圖5給出了

12、CY7C1021與DSP的接口電路。CY7C1021是高性能、16位、CMOS靜態RAM,對其基本操作有兩種：使能的同時進行讀或寫。當輸入信號 和 同時為低電平時，寫選通該芯片。當低字節使能位BLE變低時，選通低8位數據端口，即來自I/O引腳I/O1I/O8的數據被寫入到地址引腳A0A15所指定的位置；當BHE變低時，選通高8位數據端口，即來自I/O引腳I/O9I/O16的數據被寫入到地址引腳A0A15所指定的位置。當輸入信號 和 為低電平時，同時迫使 變為高電平時，讀選通該芯片。當低字節使能位 變低時，存儲器中指定位置中的數據將出現在I/O引腳I/O1I/O8上；如果當高字節使能位 變低時，

13、選通高8位數據端口，存儲器中指定位置中的數據將出現在I/O引腳I/O9I/O16上。從電路可知，每次讀、寫操作的是整個16位數據，不分高低字節。通過譯碼器電路將64KB的SRAM空間分為兩個地址區間（由地址的最高位A15的值決定），即數據區和程序區，具體區間的劃分由用戶的譯碼方法決定，DSP可方便的對CY7C1021進行讀寫操作。五、要注意接口電路設計時的時序問題時序問題是任何數字電路設計所必須重視的問題。在低速數字系統設計中要著重解決的問題為時序的邏輯性是否正確，而在高速數字系統設計中除了要解決時序邏輯性問題外，還要著重解決時序的時延性問題。為保證DSP在規定的時間內正確讀/寫外部擴展器件,

14、首先要選用高速器件，要求擴展器件的讀/寫周期小于DSP的機器周期的60%，否則要插等待周期，但這樣DSP的高速特性就不能得到充分發揮。其次，要求擴展器件的總線接口電路的時延盡量小，否則需要另外插入等待周期。解決此問題的方法是盡量采用高速接口器件和單級接口電路。另外，在設計時一般還要用CPLD實現一些特殊的邏輯：如用來控制外設的驅動時鐘、各種同步控制時鐘（A/D轉換、數字信號存取）以及存儲器地址的產生等。使用CPLD實現，具有明顯的優點：它可使時序關系整齊，延遲一致，易于修改，并且具有高集成、高可靠性。六、結論具體的DSP應用系統接口電路的設計，可能在性能指標、器件選取、外圍電路設計等方面會有所不同，所以在設計DSP應用系統接口電路時，一定要根據具體情況綜合考慮，仔細選取器件，合理布局布線，精心設計電路，才能達到理想的設計效果。本文作者創新點: 給出了DSP應用系統的硬件接口電路的設計方法，介紹了接口電路在設計時須注意的幾個問題六、參考文獻： 1 TMS320 D