1、新編新編21世紀高等職業教育信息類規劃教材世紀高等職業教育信息類規劃教材數字電路電子教案主主 編編 徐新艷徐新艷第第8章章 數模轉換器與模數轉換器數模轉換器與模數轉換器l學習目標學習目標l1理解數理解數/模轉換、模模轉換、模/數轉換的基本概念。數轉換的基本概念。l2熟悉倒熟悉倒T形電阻網絡數形電阻網絡數/模轉換器的電路形式，理模轉換器的電路形式，理解其工作原理。解其工作原理。l3熟悉模熟悉模/數轉換器的組成，每一部分的作用，理解數轉換器的組成，每一部分的作用，理解其工作原理。其工作原理。l4能通過查閱集成電路手冊，識讀典型的集成數能通過查閱集成電路手冊，識讀典型的集成數/模模轉換器和模轉換器和

2、模/數轉換器的引腳功能，并會使用。數轉換器的引腳功能，并會使用。l5能用數字電壓表檢查集成數能用數字電壓表檢查集成數/模轉換器和模模轉換器和模/數轉數轉換器的轉換特性。換器的轉換特性。第第8章章 數模轉換器與模數轉換器數模轉換器與模數轉換器l8.1 DAC 8.1.1 D/A轉換基本原理轉換基本原理 8.1.2 DAC 8.1.3 DAC主要參數主要參數l8.2 ADC 8.2.1 A/D轉換基本原理轉換基本原理 8.2.2 ADC主要參數主要參數 8.2.3 ADC第第8章章 數模轉換器與模數轉換器數模轉換器與模數轉換器l將模擬信號轉換成數字信號的過程稱為模數轉換，完成模數轉換的電路稱為模數

3、轉換器，簡記為ADC。l將數字信號轉換成模擬信號的過程稱為數模轉換，完成數模轉換的電路稱為數模轉換器，簡記為DAC。第第8章章 數模轉換器與模數轉換器數模轉換器與模數轉換器ADC與與DAC在工業控制系統中的作用舉例。在工業控制系統中的作用舉例。 傳感器傳感器模擬信號模擬信號ADC數字信號數字信號數字系統數字系統數字信號數字信號DAC模擬信號模擬信號執行機構執行機構非電模擬量非電模擬量8.1 DAC l8.1.1 D/A轉換基本原理數字量是用代碼按數位組合起來表示的，每一位代碼都有一定的權值。例如，二進制數1010，第四位代碼權是23，代碼“1”表示數值為“8”；第三位代碼權是22，代碼“0”表

4、示這一位沒有數；第二位代碼權是21，代碼“1”表示數值為“2”；第一位代碼權是20，代碼“0”表示這一位沒有數，這樣1010所代表的十進制數是8140211010。可見，數模轉換只要將數字量的每一位代碼，按其權數值轉換成相應的模擬量，然后將各位模擬量相加，即得與數字量成正比的模擬量。 l8.1.1 D/A轉換基本原理圖示是一個k位DAC框圖。首先將輸入數字量存入輸入寄存器，然后由寄存器輸出控制模擬開關，模擬開關將根據寄存器輸出各位取值，將譯碼網絡相應部分接參考電壓源（也稱基準電壓源）VREF或接地，產生與各位數值成正比的電流或電壓，最后求和放大器將所有電流或電壓相加放大，即得轉換后的模擬電壓輸

5、出。這種轉換器由于是將數字量的各位代碼同時轉換，所以又稱為并行數模轉換器。輸入寄存器數字量輸入k位k位模擬開關參考電壓源VREF譯碼網絡求和放大器模擬電壓輸出8.1 DAC l8.1.1 D/A轉換基本原理數模轉換器輸出電壓uo與輸入數字量N之間的一般關系式為uo N 式中， 是與電路有關的比例常數；N表示k位二進制數，即102kiiidN8.1 DAC l8.1.1 D/A轉換基本原理例如，3位二進制數模轉換器的N值變化范圍是0（231），若1V，可求得輸出電壓uo變化范圍是07V。 8.1 DAC uo/V75643210010010011100101110111輸入數字量輸入數字量N3位

6、位DACuo輸入數字量輸入數字量N8.1 DAC l8.1.2 DAC數模轉換的具體方法很多，倒T形電阻網絡DAC（又稱倒T形權電流DAC）是常用DAC之一。l1. 倒T形電阻網絡DAC圖示為4位倒T形電阻網絡DAC原理電路，它由三部分組成。 o1I=uoRR3o2R3/ RI21VREFOREFiiSV高位 ( MSB )II低位 ( LSB )/162/ 22dR2R2SI2/ 4dR1R1SI2/ 8dR0R0SI2/16dOABCDI/ 8I/ 4I/ 2l1. 倒T形電阻網絡DACl（1）電阻譯碼網絡 電阻譯碼網絡由R及2R兩種電阻接成倒T形構成。由于網絡兩個輸出端O1，O2都處于零

7、電位（O1點為虛地），所以從A、B、C任一節點向左看等效電阻都是2R，如圖（b）所示，因此，基準源電流I為RVIREFo1uoRR3o2R3I21VOREFiiS高位(MSB)低位(LSB)22dR2R2S2dR1R1S2dR0R0S2dO(a)(b)3I2I1I0II=RR/RIVREFREFVII/162/22RRI2/4RRI2/8RRI2/163I2I1I0I2324ABCl1. 倒T形電阻網絡DACl（1）電阻譯碼網絡 Si（i0, 1, 2, 3）受輸入數字信號di控制：di1時，Si接O1點；di0時，Si接O2點。由此得電阻網絡輸出電流 io1d3I3d2I2d1I1d0I0

8、將 代入，并適當變換上式得：NRVNRViREFREFo41216RVIREFo1uoRR3o2R3I21VOREFiiS高位(MSB)低位(LSB)22dR2R2S2dR1R1S2dR0R0S2dO(a)(b)3I2I1I0II=RR/RIVREFREFVII/162/22RRI2/4RRI2/8RRI2/163I2I1I0I2324ABCl1. 倒T形電阻網絡DACl（2）模擬開關SiSi是能夠傳輸電流信號的模擬開關，又稱電流開關，用雙極型管構成的電路如圖中虛線框內所示，其中Ii（i0,1,2,3）表示權電流。輸入數字信號di作用在V1基極，并與V2基極的基準電壓比較。當di1時，V1導通

9、能力減弱，由于IEE為常數，相應V2導通能力加強，因此VB3下降，V3截止，而VB4升高，V4導通，權電流Ii由O1點通過V4流入電阻網絡，即電阻網絡接通O1點。當di0時，V1導通能力加強，相應V2導通能力減弱，使VB3升高，V3導通，而VB4下降，V4截止，權電流Ii由O2點通過V3流入電阻網絡，即電阻網絡接通O2點。EEi2V1CCEE2iVOORVVVVIdIRR基準電壓Si1234+l1. 倒T形電阻網絡DACl（3）運算放大器運算放大器的作用是將電阻網絡的輸出電流轉換成與輸入數字量成正比的模擬電壓輸出。輸出電壓uo為uoio1 R=（VREF/24）N將上式推廣到k位，有 uoio

10、1 R=（VREF/2k）No1uoRR3o2R3I21VOREFiiS高位(MSB)低位(LSB)22dR2R2S2dR1R1S2dR0R0S2dO(a)(b)3I2I1I0II=RR/RIVREFREFVII/162/22RRI2/4RRI2/8RRI2/163I2I1I0I2324ABC8.1 DAC l8.1.2 DACl1. 倒T形電阻網絡DACl2. 集成DAC將譯碼網絡、模擬開關等集成在一塊芯片上，再根據應用需要，附加一些功能電路，就構成具有各種特性，不同型號的集成DAC芯片。l2. 集成DAC（1）AD7524AD7524是單片CMOS 8位并行DAC，功耗20 mW，供電電壓

11、5 V15 V。最大特點是參考電壓極性可正可負，因而使輸出電壓相應改變極性。另一特點是片內有輸入數據寄存器，可直接與數據總線相連。輸出為電流型，要獲得模擬電壓輸出，需要外加轉換電路。符號名稱說明VDD電源供電電壓范圍5 V15 V。DGND數字地接數字電路地，即工作電源地與數字邏輯地。O1電流輸出1DAC中為“1”的各位權電流匯集輸出端。當DAC各位全為1時，此電流最大；各位全為0時，此電流為0。O2電流輸出2DAC中為“0”的各位權電流匯集輸出端。當DAC各位全為0時，此電流最大；各位全為1時，此電流為0。RFB外接電阻端外部運算放大器反饋電阻連接端。VREF參考電壓輸入外接參考電壓輸入端，

12、取值范圍10V10V。片選低電平有效。寫入控制低電平有效。d0d7數據輸入8路并行數據輸入端。CSWR輸入數據寄存器 d74567891011&12138位D/A轉換器314211615 d6 d5 d4 d3 d2 d1 d0 CS WR DGND VDD O2 O1 RFB VREF10 kl2. 集成DACl（1）AD7524AD7524實用電路如圖。圖（a）輸出單極性，VREF取正值輸出電壓為負；VREF取負值輸出電壓為正。輸出電壓0V(255/256)VREF。R1、R2用來調整放大器增益。圖（b）電路輸出雙極性電壓。點經R3與VREF相連，由VREF向A2提供一與A1輸出電

13、流相反的偏置電流。調整R3與R4比值，使偏置電流為A1輸出電流的1/2，這樣A2輸出成為雙極性。雙極性輸出時，輸出電壓范圍為-(128/128)VREF +(127/128)VREF。如果放大器是高速運放，通常需要接補償電容C，取值1015pF，以對放大器進行相位補償，消除自激振蕩。uoRR221O1 kO7ddddddddCSWR&EN001234567#/12345678910111213141516C+10 V+10 V 10 V10 V2 kCF351VREF123467單 極 性模 擬 電 壓 輸 出(a)(b)RR21 k7ddddddddCSWR&EN001234

14、567#/12345678910111213141516C+10 V6A10 V2 k5.1 kVREF1231A雙 極 性模 擬 電 壓 輸 出uo+10 V 10 V85467RRR34510 k20 k20 kRAD7524AD752412CF35312CF35312l2. 集成DACl（2）DAC0832DAC0832是8位DAC，內部采用雙緩沖寄存器，能方便地用于多個DAC同時工作，且在精度允許下，又可作12位DAC使用。它與12位D/A轉換器DAC1230引腳兼容，可以互換使用。輸入數據鎖存器 d71314151645671918位D/A轉換器1020121198 d6 d5 d4

15、 d3 d2 d1 d0 CS WR1 DGND VDD O2 O1 RFB VREF& ILE2 WR218 XFER178位D/A寄存器3 AGND&l2. 集成DACl（2）DAC0832DAC0832為電流輸出型DAC，要獲得模擬電壓輸出需外加轉換電路。如圖所示是用兩級運放組成的模擬電壓輸出電路，uo1為單極性電壓，uo為雙極性電壓。uoD A C 0832 /15 k+5 V15 k7.5 k0 5 V 5 +5 VC F353C F3531212AAVR EFRFBO1O2uo121l2. 集成DACl（2）DAC0832DAC0832有兩級鎖存功能，能實現多通道D

16、/A同步轉換輸出。對于多片DAC0832要求同時進行轉換的系統，可使各芯片片選信號不同，由片選信號與/WR1分時將數據輸入到每片輸入鎖存器中，而各片/XFER與/WR2接在一起，共用一組信號，在/XFER與/WR2同為低電平時，數據同一時刻由輸入鎖存器傳送到D/A寄存器，各個D/A轉換芯片同時開始轉換，如圖所示是兩片DAC0832、同步轉換輸出的時序圖。數據總線d0d7數據1鎖存到輸入鎖存器(CS1)(WR1)數據1輸入輸入鎖存器數據2輸入輸入鎖存器數據2鎖存到輸入鎖存器D/A寄存器鎖存刷新模擬輸出(WR1)WR2(XFER)ILE1(CS2)8.1 DAC l8.1.3 DAC的主要參數l1

17、. 靜態參數l（1）分辨率指輸入數字量發生單位數碼變化時，所對應輸出模擬量的變化量。因此，它反映了DAC分辨輸出最小模擬電壓的能力。規定分辨率用輸出模擬電壓最大值Uo max與最大輸入碼個數（2k1）之比衡量。輸入數字量位數越多，分辨能力越強，分辨率越高。實際中，更常用的方法是用輸入數字量位數表示分辨率。l（2）轉換精度轉換精度與DAC芯片的結構和接口配置電路有關。一般說來，不考慮其它數模轉換誤差時，DAC的分辨率即為其轉換精度。8.1 DAC l8.1.3 DAC的主要參數l1. 靜態參數l（3）失調誤差失調誤差是指輸入全為0碼時，模擬輸出值與理論輸出值的偏差。單極性DAC，模擬輸出理論值為

18、0 V；雙極性DAC，理論值為負滿量程值。一定溫度下，失調誤差可通過調整措施進行補償。有些DAC芯片設計有調零端；有些DAC無調零端，要求用戶外接校正偏置電路加到運算放大器求和端以消除失調。l（4）滿值誤差滿值誤差又稱增益誤差，是指輸入數碼全1時，實際輸出電壓不等于滿值的偏差值。滿值誤差可以通過調整運算放大器的反饋電阻值加以消除。8.1 DAC l8.1.3 DAC的主要參數l2. 動態參數建立時間ts是描述DAC轉換速度的重要參數，一般指輸入數字量變化后，輸出模擬量穩定到相應數值范圍內所經歷的時間。DAC的譯碼網絡、模擬開關等均非理想器件，各種寄生參量及開關延遲等都會限制轉換速度。實際建立時

19、間長短不僅與轉換器本身轉換速度有關，還與數字量變化大小有關。輸入數字從全0變到全1（或從全1到全0）時，建立時間最長，稱為滿量程變化建立時間。手冊上給出的一般都是滿量程變化建立時間。根據建立時間ts長短，DAC分為以下幾種類型：低速ts100s；中速ts10100s；高速ts110s；較高速ts100ns1s；超高速ts100ns。選用DAC時，考慮的主要指標是轉換速度與精度。 8.1 DAC l 8.1.4 DAC應用舉例 l1波形發生器l（1）鋸齒波發生器把計數器輸出送給DAC，便可得到鋸齒波，如圖所示。計數器所計數值按時鐘脈沖頻率不斷增加，使DAC輸出一個階梯電壓，再經低通濾波器濾波，便

20、形成線性鋸齒波。待計數器計滿值后，自動回到全零狀態，再開始下一個鋸齒波。計數器DAC低通濾波器時鐘8.1 DAC l8.1.4 DAC應用舉例 l1波形發生器l（2）任意波形發生器把計數器計數值作為地址碼送到只讀存儲器地址輸入端，再把只讀存儲器讀出數據送給DAC，便可得到任意形狀的波形。波形形狀取決于只讀存儲器的存儲數據，改換存儲不同數據的只讀存儲器，便可得到不同形狀的波形。8.1 DAC l8.1.4 DAC應用舉例 l2. 乘法器 uoio1 RF （ ui/16R ）N RF ui N 式中，RF /16R 圖9-14 乘法器Vd3d0RFuod1d2N倒T形電阻網絡uiREFio18.

21、2 ADC l8.2.1 A/D轉換基本原理l將模擬量轉換為數字量，通常分為取樣、保持、量化、編碼四個步驟。這些步驟往往合并進行，取樣和保持用同一電路完成，量化和編碼用同一電路完成。 8.2 ADC l8.2.1 A/D轉換基本原理l1. 取樣l取樣就是對一個時間上連續變化的模擬量定時進行檢測，得到一個時間上斷續、幅度上連續變化的模擬量。 X111uiuS(t)O t twui tS(t)O tg TsO tu8.2 ADC l8.2.1 A/D轉換基本原理l2取樣與保持l為便于對取樣信號量化和編碼，每次取樣后應在一定時間內保持取樣信號不變，即電路應具有取樣-保持功能。 （a）（b）X111u

22、iuAS(t)uCCHA1A2取樣保持O tuiuA8.2 ADC l8.2.1 A/D轉換基本原理l2取樣與保持l集成取樣-保持電路LF398的結構框圖及典型接線圖。偏置調節輸入控制參考電源23456178D1D230 k300VVX1輸出正電源負電源接保持電路123456781 k2 k 1 0003 000 pFuuVVS tLF398iA-+( )(b)(a)11CH458.2 ADC l8.2.1 A/D轉換基本原理l3量化與編碼l在保持期間uA不變，電路對uA進行量化-編碼。量化就是將uA按要求劃分成某個最小量化單位s的整數倍。編碼就是把量化數值用二進制代碼表示，這個二進制代碼就是

23、ADC輸出。 量化與編碼的兩種方法：（1）只舍不入法當0sui1s時，ui量化值取0s；當1sui2s時，ui量化值取1s；。如取s(1/8) V且采用三位二進制編碼，則輸入與輸出代碼的關系如圖（a）所示。（2）有舍有入法當0sui0.5s時，ui量化值取0s；當0.5sui1.5s時，ui量化值取1s；當1.5sui2.5s時，ui量化值取2s；。此方法輸入與輸出代碼關系見圖（b）。量化輸入模擬電壓1 V7/8 V 6/8 V 5/8 V 4/8 V 3/8 V 2/8 V 1/8 V0 V s編碼輸出二進制代碼111110101100011010001000（a）量化輸入模擬電壓1 V 1

24、3/15 V 11/15 V 9/15 V 7/15 V 5/15 V 3/15 V 1/15 V0 V s編碼輸出二進制代碼111110101100011010001000（b）8.2 ADC l8.2.2 ADC主要參數l1分辨率l分辨率又稱分解度，是描述ADC轉換精度的參數，習慣上用輸出二進制數的位數或者BCD碼的位數表示。對同一模擬電壓，描述它的數字量位數越多，則量化單位越小，轉換精度越高。例如ADC0809的分辨率為8位，即該轉換器輸出數據可用28個二進制數進行量化，分辨率為1s（手冊上記作1LSB）。lBCD碼輸出的ADC用位數表示分辨率的方法舉例說明如下：ICL7135雙積分式A

25、DC分辨率為4(1/2)位，意味著輸出滿度字為0001 1001 1001 1001 1001BCD，對應十進制數為19 999。8.2 ADC l8.2.2 ADC主要參數l2量化誤差l量化誤差是由于用有限個數字量對模擬數值進行離散取值（量化）而引起的誤差。因此，量化誤差理論上為一個單位的分辨率，即1LSB或1/2 LSB。提高分辨率可減少量化誤差。 8.2 ADC l8.2.2 ADC主要參數l3轉換時間與轉換速率 轉換時間定義為ADC完成一次完整轉換所需要的時間，即從輸入端加入信號到輸出端出現相應數碼的時間。 轉換速率是轉換時間的倒數。l目前轉換時間最短的為全并行式，用雙極型或CMOS工

26、藝制作的高速型轉換時間為550 ns，即速率達20200 MHz。其次是逐次比較式，若采用雙極型制造工藝，轉換時間達到0.4 s，即速率為2.5 MHz。lADC按轉換時間分類：轉換時間在20300 s的為中速型；大于300 s的為低速型；小于20 s的為高速型。8.2 ADC l8.2.3 ADCA/D轉換的方法主要有并行比較型、逐次逼近型和雙積分型。l1并行比較型ADC圖示是3位并行比較型ADC。圖中，參考電壓VREF經 電 阻 分 壓 器 形 成 七 個 比 較 電 平 VR E F 、(7/8)VREF 、(1/8)VREF ，分別加到七個比較器反相輸入端。輸入電壓ui同時加到七個比較

27、器同相輸入端，與各參考電平進行比較。當ui高于比較電平時，比較器輸出1，反之為0。比較器輸出經編碼器編碼，輸出三位二進制代碼D2D1D0。ui、比較器輸出及編碼器輸出之間的對應關系如表所示。RRRRRRRRVVVVVVVVREFREFREFREFREFREFREFREFiuCCCCCCC編碼器DDD012(1/8)(2/8)(3/8)(4/8)(5/8)(6/8)(7/8)#1234567D輸入電壓ui比較器輸出編碼器輸出C7C6C5C4C3C2C1D2D1D0 0 V ui VREF0000000000VREF ui VREF0000001001VREF ui VREF0000011010V

28、REF ui VREF0000111011VREF ui VREF0001111100VREF ui VREF0011111101VREF ui VREF0111111110VREF ui VREF1111111111l1并行比較型ADC圖示是3位并行比較型ADC中編碼器的邏輯電路。11&111DDDCCCCCC(2 )00(2 )1(2 )2121234567C14&l2逐次逼近型ADC基本組成如圖所示，工作過程：啟動轉換后，控制電路首先將鎖存器、逐次逼近邏輯寄存器SAR清零，同時時鐘電路開始工作。當第一個時鐘到達時，SAR最高位被置1，DAC輸入為10000，DAC輸出uo

29、A（稱為砝碼電壓）為滿值輸出電壓EoA的一半，即uoAEoA/2。ui與uoA比較，若uiuoA，比較器C輸出1，SAR最高位保持1即留碼；若C為0，則去碼，SAR最高位變為0。設此次結果為留碼。接著第二個時鐘到達，使SAR次高位置1，DAC輸入變為11000，于是uoA(EoA/2)(EoA/22)，ui與uoA比較結果決定次高位是留還是去碼，依次類推，直到最末位，此時再來一時鐘，SAR有溢出信號，此信號作為模數轉換結束信號EOC，這時鎖存器鎖存結果就是模數轉換結果。控制電路 uAEOC VREF時鐘電路啟動脈沖#去碼/留碼C逐次逼近邏輯寄存器SAR輸出鎖存器DAC uoA輸出數據清零CPl

30、3雙積分型ADC雙積分型ADC又名雙斜率ADC，是一種間接模數轉換電路。基本原理是先將輸入模擬電壓通過積分器轉換成與其平均值成正比的時間間隔，然后用計數器測量這一時間間隔，計數器輸出數字量就是正比于輸入模擬量的數字信號。l3雙積分型ADC圖示電路中，轉換之前計數器清零。在t0時，開關S接模擬輸入ui，電路進入取樣階段，由集成運放與RC組成的積分器對ui積分，積分器輸出電壓正比于對ui的積分，且使比較器輸出1，G打開，計數器開始計數。當計數器值滿并由最大值回到全0的t1時刻，產生溢出。溢出脈沖通過邏輯控制電路使S接參考電壓VREF，積分器停止對ui積分，并開始對VREF積分，電路進入比較階段。因

31、ui與VREF極性相反，所以積分器輸出從負值以固定斜率向正方向回升。當uA0 V時，比較器輸出0，G關閉，計數器停止計數，比較階段結束。因在tt1時計數器已計滿回零，因此，在t2時刻，計數器記下的數就是(t2t1)期間累計的脈沖數，記作N1。可以求得：N1 UI因此，計數值N1正比于輸入電壓UI，完成模數轉換。 CPG比較器清零S#uACRVREF積分器ui&計數器邏輯控制電路IO2UUutIiOutAVREF 個N1OCPt1N個ttNTN+N TCPCP( )1l3雙積分型ADC實際雙積分型ADC，能夠根據輸入電壓ui極性，自動改變參考電壓極性，保證取樣階段與比較階段積分器輸出電壓

32、uA極性相反，如圖所示。 OAtu定時定斜率為負ui定時定斜率取樣比較休止休止取樣比較為正uil4集成ADC下面介紹兩種常用的集成ADC芯片。l4集成ADC（1）12位逐次逼近式A/D轉換器AD574AAD574A為28腳雙列直插式封裝，內部由兩部分組成，一部分是模擬芯片，一部分是數字芯片，部分引腳如圖所示。 REF INREF OUT20 V/INBIP OFF15 VAD574A +5 V+5 VAGND15 VDGND+15 V10 V/IN+5 V 1789101112131415REF INREF OUT20 V/INBIP OFF15 VAD574A +5 V+5 VAGND15 VDGND+15 V10 V/IN+5 V 1789101112131415