1、目錄一填空部分31、I2C,EMIF,I2S,AIC23概念32、EDMA的原理和結構33、TMS320F2812 原理結構44、解釋C6000系列的結構（C6416，C6713，DM6437，DM6447， DM6467）45、OMAP(3530) 原理和結構66、DSP 系統開發環境 emulator和simulator的含義與區別77、JTAG接口的原理結構和應用88、看門狗原理89、事件管理器原理910、DSP實驗操作(實驗指導書P4)1011、MCBSP1012、HPI1113、SCI,和SPI的原理和特點11二問答部分124、2812中斷系統原理125、如何將dsp應用于開發節能減

2、排綠色環保安全可靠的電子產品136、2812cpu內部各組成部分的功能。2812dsp 總線結構特點。147、2812dsp 低功耗模式，各特點148、2812flash存儲器的結構特點159、匯編語言指令尋址方式：立即直接間接1510、2812匯編語言程序設計的過程及在此過程中匯編器和鏈接器的功能1511、源程序的編輯匯編和鏈接過程，編譯器特點，c優化編譯器的功能。2812匯編語言程序設計中目標文件和其輸出文件的格式1612、2812匯編語言程序設計中鏈接器命令文件的功能及格式。1713、2812鏈接器指令MEMORY和SECTIONS的功能。比較偽指令.data和.bss的功能。1714、

3、設計dsp應用系統時，如何選擇合適的dsp芯片。1815、320c5000系列芯片的cpu內部各組成部分的功能 課件第二章P1121816、dsp系統開發環境與工具的分類1917名詞解釋：COFFDSPDSCTIXDSMMUEMIFMIPSMBPSMFLOPSASICeCANI2COMAPMcBSPMcASPSoCDSKOTPDSP/BIOS1918、捕獲單元是屬于哪個外設模塊？可以用于捕獲什么事件？如何捕獲？說明其捕獲原理。簡述PWM電路的基本工作原理。2019、簡述McBSP接口的基本工作原理。2120、2812定時器可以產生的4種事件產生中斷和它的4種操作模式。2121、davinci平

4、臺的核心技術及主要特點2223、說明can總線的特點及幀格式、can總線協議分層的原理和特點2424、說明C28X eCAN總線模塊的特點。說明eCAN總線模塊初始化的方法2525、說明eCAN模塊的郵箱收發功能及其特點2626、試說明sci、spi發送、接受數據的基本原理。試說明SCI和SPI的異同。27三課堂測試：281、F2812 GPIO有幾個端口？輸入輸出怎么配置？282、在使用CCS仿真軟件開發DSP程序時，用project來組織一個項目用到的各個文件，如果用C語言編寫，通常需要哪些文件？各個文件的作用是什么？分別如何添加到工程中？連接器輸入文件可包括哪些文件？283、JTAG接口

5、有何特點和作用？其標準是什么，共有幾條信號線？284、在論文Watchdog在嵌入式開發中的應用中所描述的關于解決Watchdog失效問題的對策有哪些？295、什么是MMR？AR的功能是什么？296.什么是跑飛？為什么定時器需要喂狗？297.SCI與SPI有何異同？如何配置SCI的通信方式？298、捕獲單元是屬于哪個外設模塊？可以用于捕獲什么事件？如何捕獲？說明其捕獲原理。簡述PWM電路的基本工作原理。309.何謂PWM？簡述PWM產生波形的原理, 簡述死區單元的基本原理。3010.簡述SPI的三種數據模式和兩種工作模式30四作業部分311簡述TMS320F2812內部結構及其模塊劃分：312

6、補充題：（1-4,8,9）313簡述講義TMS320F2812中斷系統原理。314.思考如何將DSP技術應用于我們今后開發節能減排，綠色環保，安全可靠的電子產品。32一填空部分1、I2C,EMIF,I2S,AIC23概念答:1）I2C(InterIntegrated Circuit)總線是一種由PHILIPS公司開發的兩線式串行總線，是一種串行通信接口規范，標準I2C總線只使用2條線通信，能將多個具有I2C接口的設備連接，進行可靠的通信。(PPT第8章61頁)2）EMIF（外部存儲器接口），External Memory Interface，是TMS DSP器件上的一種接口。一般來說，EMIF

7、可實現DSP與不同類型存儲器（SRAM、Flash RAM、DDR-RAM等）的連接。一般EMIF與FPGA相連，從而使FPGA平臺充當一個協同處理器、高速數據處理器或高速數據傳輸接口。（PPT第8章57頁+百度）EMIF支持的存儲器包括：同步突發靜態RAM(SBSRAM)，同步動態RAM(SDRAM)，異步器件(異步FIFO)，外部共享存儲空間的器件FLASH（PPT第8章60頁）EMIF整個外部空間容量為64MB。分為4個空間CE0CE3，每個CE空間彼此獨立，可以進行不同的訪問控制。數據總線寬度32位，同時也提供對8/16bit數據讀/寫。數據吞吐能力最高可達923MB/s。（PPT第8

8、章60頁）3）I2S (InterIC Sound) 總線是飛利浦公司為數字音頻設備之間的音頻數據傳輸而制定的一種總線標準，該總線專用于音頻設備之間的數據傳輸，廣泛應用于各種多媒體系統。它采用了沿獨立的導線傳輸時鐘與數據信號的設計，通過將數據和時鐘信號分離，避免了因時差誘發的失真，為用戶節省了購買抵抗音頻抖動的專業設備的費用。（ppt 第八章 p58）4）AIC23是TI公司的一款高性能立體聲音頻編解碼器Codec芯片。其內部集成的模數轉換器(ADCs)和數模轉換器(DACs)采用了帶有過采樣數字插補濾波的多位SigmaDelta技術 數據傳輸字長為16、2O、24、32位，支持采樣頻率范圍8

9、kHz至96kHz。ADC和DAC的信噪比分別達到90dB和lOOdB。內置耳機輸出放大器支持MIC和LINE IN兩種輸入方式，且對輸入和輸出都具有可編程增益調節。另外，AIC23功耗低，回放模式下功率僅為23mW，省電模式下更是小于15uW。因此，AIC23成為數字音頻應用領域中的理想選擇【21，在多種數碼產品中發揮著重要作用，比較典型的應用如手機、MP3、DV攝像機中的音頻編解碼。TMS320VC5402(簡稱vc540z)是rrI公司的一款優秀16位定點DSP，運算速度快，指令執行速度達到IOOMIPS。自帶片內存儲器和多種片上外設，廣泛應用于語音編解碼和通信領域。（猜是百度的吧）2、

10、EDMA的原理和結構(ppt第八章C5000-6000-Da p57)課本：補充材料 p92百度百科：增強型直接內存存取（EDMA），Enhanced Direct Memory Access，是數字信號處理器(DSP)中用于快速數據交換的重要技術，具有獨立于CPU的后臺批量數據傳輸的能力，能夠滿足實時圖像處理中高速數據傳輸的要求。以TI公司的TMS320DM642型DSP為例，介紹EDMA控制器的特點。結合實例給出EDMA在圖像數據實時傳輸中的具體控制和實現方法。實驗結果表明，通過靈活控制EDMA不僅能夠提高圖像數據的傳輸效率，而且能夠充分發揮：DSP的高速性能。 EDMA數據傳輸有兩種發起

11、方式： （1） CPU發起的EMDA數據傳輸（非同步方式）：需要傳輸時，CPU設置ESR寄存器的相應位為1，從而觸發一個EDMA事件的產生，事件對應的通道參數被送往地址硬件并且完成相應的處理，這種非同步方式的實時數據傳輸無需設定EER寄存器； （2）事件觸發方式EDMA數據傳輸（同步方式）：ER寄存器保存外設發送過來的事件，一旦CPU設置EER寄存器的相應位為1后，ER中的事件才會提交給事件編碼器（Event Encoder），并且進一步引起相關的傳輸參數的發送給地址產生硬件；如果EER中對應于某事件的位沒有置1，則ER寄存器中的事件將保留，一旦置1則觸發EDMA的傳輸，這種特性可以應用到ED

12、MA Chain傳輸，需要EER和CCER結合使用。3、TMS320F2812 原理結構 TMS320F2812是32位定點DSP，它采用改進的哈佛結構，其程序存儲器和數據存儲器分別獨立且有各自分離的總線結構，即程序總線和數據總線。此外，它還采用精簡指令系統（RISC）及8級流水線結構等設計技術和循環尋址方式等特殊尋址方式及復雜指令，極大的提高了處理器的運算速度和效率。（PPT第2章18頁） TMS320F2812芯片具有豐富的片內資源，其中包含三個主要組成部分：(1)中央處理單元（CPU） 包括乘法部分、中央算術邏輯部分、移位部分、輔助寄存器算術單元等(2)存儲器 F2812片內配置了不同類

13、型的存儲器，類型包括：單口隨機存儲器SARAM、只讀存儲器ROM、Flash存儲器和2K×16位的一次性可編程存儲器OTP(One-time-programmable,OTP)等(3)片內外設 外設模塊主要包含：PLL時鐘模塊,看門狗（WATCHDOG）定時器模塊,通用數字輸入輸出（GPIO）模塊,事件管理器（EV）模塊模數轉換器（ADC）模塊,串行通信接口（SCI）模塊串行外設接口（SPI）模塊,多通道緩沖串口(McBSP)模塊,增強型控制器局域網(eCAN)模塊,內部集成電路（I2C）模塊等。（PPT第2章19頁）4、解釋C6000系列的結構（C6416，C6713，DM6437

14、，DM6447， DM6467）（1）C6416結構特點： 主處理器：TMS320C6416，主頻：600MHz PCI接口：可以用PC機向DSP加載程序等功能，還可用作DSP的HPI接口，由外部CPU直接訪問 EMIFA總線：按照168P內存槽方式擴展，可支持64位寬數據總線，總共1280M*8位尋址空間 支持與同步或異步總線內存或外設的連接 FLASH：4M*8bit，可用作啟動ROM；當脫離計算機時，此板可獨立工作 EMIFB異步模式擴展總線：可實現如通用輸入輸出等可編程邏輯 雙通道語音信號編解碼芯片：可實現雙通道44.1KHz語音信號的輸入和輸出 支持有源輸入/輸出或無源輸入/輸出 3

15、M標準PCI總線 外形尺寸：163mm×70mm應用領域： 語音處理 高速信號處理 雷達信號處理 汽車牌照識別系統等 (源于網上)（2）C6713的硬件結構包括中央處理單元CPU、片內分層的存儲器、增強的直接存儲器存取EDMA、外部存儲器接口EMIF、主機接口HPI、多通道緩沖串行口McBSP、多通道音頻串行口McASP、I2C總線模塊、通用輸入/輸出GPIO接口、定時器、擴展總線XBUS、PCI總線、鎖相環PLL和節能邏輯（Power Done）等C6713的外設EDMA模塊和EDMA控制器(16EDMA通道)主機接口HPI(16bit寬度的并行接口，主機-上位機掌握該接口控制權)

16、McBSP(全雙工通信；收/發獨立的幀信號和時鐘信號；可以與標準的編/譯碼器、AIC接口；支持T1/E1幀協議、ST-BUS兼容設備、AC97兼容設備、I2S兼容設備、SPI兼容設備)通用定時器外部存儲器接口EMIF (External Memory Interface) (CPU訪問片外存儲器)JTAG接口(基于IEEE1149.1標準的一種邊界掃描測試方式。仿真器通過一個14引腳接插件與芯片的JTAG端口進行通信)（第八章、56和57頁）（3）DM6437TMS320DM6437是TI公司2006年推出的、專門為高性能、低成本視頻應用開發的、主頻600MHz的、32位定點DSP達芬奇 (D

17、aVinci(TM) 技術的處理器系列。TMS320C64x+DSP核，主頻可達600MHz，支持8個8位或4個16位并行MAC運算，峰值處理能力高達4800MIPS，可實時處理8路CIF或3路D1格式的H.264編碼算法。還有面向應用的硬件邏輯、片內存儲器以及大量外設，其中外設包括有2個可配置是視頻口、視頻子處理系統（VPSS）、以太網媒體服務控制器（EMAC）、管理數據輸入/輸出模塊（MDIO）、I2C和VLYNQ口、CAN控制器模塊。（補105頁，部分源于網上）（4）DM6446 （適合于DM644x系列）業內稱之為達芬奇數字媒體偏上系統DMSoC,包括ARM子系統、DSP子系統、視頻處

18、理子系統（VPSS）和系統控制模塊，電源管理、外部存儲器接口、外圍控制模塊和交換中心資源（SCR）等部件。（補P1）DaVinci處理器的外設異步外部存儲器接口EMIF、音頻串口ASP、ATA控制器、DDR2存儲器控制器、EDMA控制器、以太網媒體(介質)訪問控制器EMAC/管理數據輸入輸出、MDIO模塊、通用輸入輸出GPIO、內部集成電路I2C模塊、內部IDMA控制器、DSP子系統中斷控制器INTC、多媒體卡/安全數字MMC/SD卡控制器、節電控制器PDC、脈沖寬度調制PWM、串行外設接口SPI、64位定時器、通用異步收發UART、通用串行總線USB、VLYNQ接口(高速串行通信接口)（第八

19、章6976）(5)DM6467硬件規格DM6467集成了ARM9和DM64X的DSP處理器，用于處理視頻等高端應用。特性包括： 128 MBytes 的NAND Flash 存儲 composite 和S-video輸入； composite 和S-video輸出； 高清輸入和輸出； AIC32 立體編解碼器 音頻輸出包括：LINE IN LEFT/RIGHT、LINE OUT LEFT/RIGHT、MIC IN和HPOUT USB host 接口 RS485接口 10/100/1000 MBS 以太網物

20、理層接口 紅外線遠程接口 9 腳的UART 接口 JTAG 接口 ATA接口 3個GPIO按鍵 IDE硬盤接口應用描述  視頻電話  數字視頻錄像機（DVR）  IP機頂盒  安防監控和各種數碼產品等  視頻服務器（DVS)(源于網上)5、OMAP(3530) 原理和結構答：（PPT第8章82-85頁）TI推出的新一代移動應用處理器OMAP3530，是專門為智能手機、GPS系統和筆記本電腦等低功耗便攜式應用而設計。OMAP3530在單一的芯片上集成了ARM，Cortex-A8內核、TM

21、S320C64x+ DSP內核、圖形引擎、視頻加速器以及豐富的多媒體外設，其中Cortex-A8內核擁有超過當今300MHz ARM9器件4倍的處理性能。OMAP3530可廣泛用于流媒體、2D/3D游戲、視頻會議、高清靜態圖象、3G多媒體手機、高性能PDA等項目的評估與應用。CPU：600Mhz Cortex-A8 ARM + 430Mhz C64x+ DSP3D加速1Gbit NAND Flash + 1Gbit Mobile DDR SDRAM1路PAL模擬視頻輸入1路200萬像素CMOS數字視頻輸入1路PAL模擬視頻輸出，1路DVI輸出7寸TFT液晶觸摸屏1路音頻輸入，1路音頻輸出SD/

22、MMC接口，RTC實時時鐘1路RS232 ，GPS模塊+天線GSM SIM卡接口支持WIFI無線網絡，10M/100M自適應網口1路USB Client接口，3路USB Host接口1000mA充電電池（AC電源適配器及USB充電）支持Linux、WinCE等操作系統OMAP3530：面向多媒體智能設備的單芯片解決方案OMAP3530 是該系列中的擴展集處理器，其在單芯片上集成了ARM、DSP、圖形引擎以及外設集，因此能夠滿足高性能需求、低功耗工作與娛樂性應用。720 MHz OMAP3530處理器的主要特性與優勢：720 MHz ARM Cortex-A8 內核支持1400 Dhryston

23、e 每秒百萬條指令(MIPS);520 MHz C64x+ DSP 可為優化音視頻編解碼器質量與定制IP預留更多空間;用于加速3D 圖形的POWERVR SGX 子系統支持顯示與游戲效果;綜合電源與時鐘管理方案可實現具有高性能的低功耗工作以及低功耗待機特性;與TIOMAP35x 器件實現了引腳對引腳兼容，從而使OEM 廠商能夠在統一平臺基礎上高效創建完整的產品系列。（下面應該是網上找的）OMAP3530采用了面向多媒體智能設備的單芯片解決方案，在單一的芯片上集成了ARM，Cortex-A8內核、TMS320C64x+ DSP內核、圖形引擎、視頻加速器以及豐富的多媒體外設，其中Cortex-A8

24、內核擁有超過當今300MHz ARM9器件4倍的處理性能。OMAP3530可廣泛用于流媒體、2D/3D游戲、視頻會議、高清靜態圖象、3G多媒體手機、高性能PDA等項目的評估與應用。OMAP3530 的硬件主要由ARM 內核、DSP 內核以及流量控制器( Traffic Cont roler ,TC) 組成。(1) ARM內核OMAP3530 采用ARM Cortex2A8 核,工作主頻最高可達720 MHz。它包括存儲器管理單元、16 KB 的高速指令緩沖存儲器、16 KB 的數據高速緩沖存儲器和256 K 字的二級Cache ;片內有64 KB 的內部SRAM ,為液晶顯示等應用提供了大量的

25、數據和代碼存儲空間。Cortex2A8內核采用13 級流水線、32 位的RISC 處理器架構。系統中的控制寄存器對MMU、Cache 和讀寫緩存控制器進行存取操作。ARM 內核具有整個系統的控制權,可以設置DSP、TC 以及各種外設的時鐘及其他工作參數,控制DSP的運行停止。OMAP3530 平臺可支持包含繪圖、多媒體內容和J ava 程序的先進應用。(2) DSP 內核TMS320C64X + 內核具有最佳的功耗性能比,工作主頻最高為520 MHz ;它具有高度的并行能力,32 位讀寫和功能強大的EMIF ,雙流水線的獨立操作以及雙MAC 的運算能力。它采用3 項關鍵的革新技術:增大的空閑省

26、電區域、變長指令和擴大的并行機制。其結構針對多媒體應用高度優化,適合低功耗的實時語音圖像處理。另外,TMS320C64X + 內核增加了固化了算法的硬件加速器,來處理運動估計、8 ×8 的DCT/ IDCT 和1/ 2 像素插值,降低了視頻處理的功耗。(3) 流量控制器流量控制器TC 用于控制ARM、DSP、DMA 以及本地總線對OMAP3530 內所有存儲器( 包括SRAM ,SDRAM、Flash 和ROM 等) 的訪問。OMAP3530 具有豐富的外圍接口,如液晶控制器、存儲器接口、攝像機接口、空中接口、藍牙接口、通用異步收發器、I2C 主機接口、脈寬音頻發生器、串行接口、主客

27、戶機USB 口、安全數字多媒體卡控制器接口、鍵盤接口等。這些豐富的外圍接口使應用OMAP 的系統具有更大的靈活性和可擴展性。6、DSP 系統開發環境 emulator和simulator的含義與區別答：課本16頁Emulator是硬件仿真器，是一種在線仿真工具，它用JTAG接口電纜把DSP硬件目標系統和裝有仿真軟件/仿真卡的PC接口班連接起來，用PC平臺對實際硬件目標系統進行調試，能真實的仿真程序在實際硬件環境下的功能。Simulator是軟件仿真器，是一種脫離硬件的純軟件仿真工具。將程序代碼加載后，在一個窗口工作環境中，可以模擬DSP的運行程序，同時對程序進行單步執行，設置斷點，對寄存器/存

28、儲器進行觀察，修改，統計某段程序的執行時間等。區別：（百度的）（1）. 有使用硬件來模擬的，都是Emulator。比如基于單片機的模擬。（什么是叫使用硬件模擬？比如模擬源平臺的Timer/PPU/SPU, 直接使用目標平臺的Timer/PPU/SPU，那么就是硬件模擬）。（2）. 一般的，在PC上運行的模擬器都叫Simulator，常見的是模擬LCD的顯示畫面; 在嵌入平臺上運行的模擬器都是Emulator，因為在嵌入平臺運行的話，為了提高效率，都會以對應的硬件模塊來模擬源平臺。（3）. PC上的模擬器如果模擬其內部設計、行為，比如讀取ROM文件，精確中斷、異常，OS等都是Emulator。總

29、之，Simulator 都是軟件，Emulator有硬有軟也可以軟硬結合7、JTAG接口的原理結構和應用答：（百度）原理：JTAG最初是用來對芯片進行測試的,基本原理是在器件內部定義一個TAP（Test Access Port測試訪問口）通過專用的JTAG測試工具對內部節點進行測試。JTAG測試允許多個器件通過JTAG接口串聯在一起，形成一個JTAG鏈，能實現對各個器件分別測試。現在，JTAG接口還常用于實現ISP（In-System Programmable;在線編程），對FLASH等器件進行編程。 應用：JTAG也是一種國際標準測試協議（IEEE 1149.1兼容），主要用于芯片內部測試。

30、現在多數的高級器件都支持JTAG協議,如DSP、FPGA器件等。標準的JTAG接口是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時鐘、數據輸入和數據輸出線。 相關JTAG引腳的定義為：TCK為測試時鐘輸入；TDI為測試數據輸入，數據通過TDI引腳輸入JTAG接口；TDO為測試數據輸出，數據通過TDO引腳從JTAG接口輸出；TMS為測試模式選擇，TMS用來設置JTAG接口處于某種特定的測試模式；TRST為測試復位，輸入引腳，低電平有效。8、看門狗原理答：PPT7.1章第27頁。在系統運行后同時也啟動了看門狗計數器(一個8位的加法計數器)，看門狗就開始自動計數，如果超過規定時間看門狗未沒

31、清看，看門狗就會溢出從而引起看門狗中斷，產生一個系統復位脈沖(寬度為512個振蕩器的時鐘周期512×OSCCLK)，造成系統復位。或者論文WatchDog在嵌入式開發中的應用提到：WatchDog 的工作描述看門狗定時器包含一個數字計數器，該計數器可以從一個事先設置好的數開始以不變的速度減到 0。計數器的速度由一個時鐘電路控制。如果計數器在系統恢復之前減到 0，它就會向指定的電路發送信號，通知它執行相應的動作。當一個硬件系統開啟了 WatchDog 功能，那么運行在這個硬件系統之上的軟件必須在規定的時間間隔內向 WatchDog 發送一個信號。該行為被稱為“喂狗”(Feed Dog)

32、，以免WatchDog 記時超時引發系統重起。但是必須清楚看門狗的溢出時間 (定時器的溢出周期 )以決定在合適的時候“喂狗”， 喂狗”也不能太過頻繁否則會造成資源浪費。9、事件管理器原理（課件：7.3 事件管理器（EV）模塊； 書上P228）答：EVent Manager Module, EVTMS320F2812提供了兩個事件管理器EVA和EVB模塊，用于運動控制和電機控制。每個件管理器模塊都含有：1、兩個16位通用可編程定時器GP timer1，GP timer22、3個全比較單元和與之對應的脈寬調制電路PWM3、3個捕獲單元CAP4、1個正交編碼脈沖（QEP）電路5、中斷邏輯每個事件管理

33、器(EV)有4個通用定時器，EVA有2個16位通用定時器GP1和GP2，EVB有2個16位通用定時器GP3和GP4。4個定時器結構和功能相同，獨立使用。定時器的核心是計數器。每個通用定時器都有一個計數器，存放開始計數時的初值，當進行計數時存放當前計數值。計數器可以進行增1或減1計數，由控制寄存器TxCON的D12D11確定其計數模式。事件管理器中的所有輸入都由內部CPU協調同步，高電平為加計數；低電平為減計數。每個通用定時器都有一個比較寄存器，存放與計數器TxCON進行比較的值。如果設置控制寄存器TxCON中的D1位為1，即使能(允許)比較操作，則當計數器的值計到與比較寄存器值相等時產生比較匹

34、配; 每個通用定時器都對應一個周期寄存器，周期寄存器的值決定了定時器的周期。當定時器的計數值與周期寄存器的值相等時產生周期匹配，此時通用定時器停止操作并保持當前計數值，然后根據計數器的計數方式執行復位操作或遞減計數。 通用定時器在模塊EVA和EVB的中斷標志寄存器EVAIFRA，EVAIFRB，EVAIFRC，EVBIFRA，EVBIFRB，EVBIFRC中有16個中斷標志。每個通用定時器可根據以下4種事件產生中斷：（1）上溢定時計數器的值達到FFFFh時，產生上溢事件中斷此時標志寄存器中的TxOFINF位（x=1, 2, 3, 4）置1（2）下溢定時計數器的值達到0000h時，產生下溢事件中

35、斷。此時標志寄存器中的TxUFINF位（x=1, 2, 3, 4）置1。（3）比較匹配當通用定時計數器的值與比較寄存器的值相等時，產生定時器比較匹配事件中斷。此時標志寄存器中的TxCINT位(x=1, 2, 3, 4)置1。（4）周期匹配當通用定時計數器的值與周期寄存器的值相等時，產生定時器周期匹配事件中斷。此時標志寄存器中的TxPINT位（x=1, 2, 3, 4）置1。10、DSP實驗操作(實驗指導書P4)答：加電順序：1、 電腦開機 2、實驗箱的220V電源 3、試驗箱核心板的電源 4、打開CCS環境進行調試 5、運行程序關電順序：1、先停止正在運行的程序2、關掉CCS調試環境3、關掉實

36、驗箱核心板的5V電源4、關掉實驗箱的220V電源5、電腦關機實驗步驟：1、 硬件連接；將DSP仿真器與計算機USB口連接好，將仿真器JTAG頭插入DSP實驗裝置核心板，按加電順序上電2、 雙擊桌面CCS圖標，進入CCS開發環境；3、 新建工程;選擇Project/New菜單，進行新建，項工程中添加源文件（.c）4、 編譯工程文件5、 調入可執行文件：編譯成功后，使用FILE菜單中的LOAD PROGRAM命令調入可執行文件（.OUT）6、 運行程序7、 跟蹤調試程序11、MCBSP答：（第八章課件P13）多通道緩沖串口(McBSP) 5416 DSP提供了三個高速、雙向、多通道帶緩沖串口(Mc

37、BSP)。它可以與其他C54x DSP器件或其他串行接口器件通信。并且可以與許多現今常用的編解碼芯片(如語音CODEC，TLV320AIC23)實現無縫連接，這大大的簡化了硬件電路設計的復雜性。McBSP的特性 全雙工通信;雙緩沖的發送和三緩沖的接收數據存儲器，允許連續的數據流;獨立的接收與發送幀、時鐘信號;具有外部移位時鐘發生器及內部頻率可編程移位時鐘;多達128個發送和接收通道數.提供8、12、16、20、24、32位數據字長可選的高位或低位先發送的8位數據發送幀同步和時鐘信號極性可編程與McBSP有關的引腳nDX :發送引腳，與McBSP相連接發送數據nDR:接收引腳，與接收數據總線相連

38、接nCLKX :發送時鐘引腳nCLKR :接收時鐘引腳nFSX :發送幀同步引腳nFSR : 接收幀同步引腳在時鐘信號和幀同步信號控制下，接收發送通過DR和DX引腳與外部器件直接通信.12、HPI 答：(第八章課件P23P24)HPI主機接口。HPI是一個8位并行口，用來與主設備或主處理器與C54x DSP的接口。信息在C54x DSP和主機之間通過HPI口進行數據的交換。主機和DSP均可以訪問寄存器。HPI是HPI的主控制者，HPI作為一個外設與主機相連接，使主機的訪問操作更容易。n主機通過以下單元與HPI通信：專用地址和數據寄存器、HPI控制寄存器、外部數據和接口控制信號nHPI的外部接口

39、為一個8位的數據總線(HD0-HD7)，通過兩個連續的8位字節組合在一起，形成一個16位字的數據。由HBIL引腳信號確定傳輸的是第一個字節還是第二個字節。nHPI控制寄存器HPIC的BOB位決定了第一個還是第二個字節放在高8位上，因此主機可以不用破壞兩個字節的訪問順序。13、SCI,和SPI的原理和特點答：1、SCI：（PPT第7.5章異步串行第3-7頁）281x器件的串行通信接口（SCI）模塊是一個標準的通用異步接收/發送（UART）可編程串行通信接口。SCI有兩個輸入/輸出引腳：SCIRXD（SCI接收數據引腳）和SCITXD（SCI發送數據引腳）；SCI通過一個16位的波特率選擇寄存器，

40、可編程選擇64k種不同速率的波特率。SCI支持半雙工和全雙工操作，發送器和接收器的操作可以通過中斷或轉換狀態標志來完成。SCI結構：在全雙工模式下，SCI結構圖如圖12-1所示。（課本345頁）SCI有兩個多處理通信協議：空閑線多處理器模式、地址位多處理器模式，均保證多處理器之間進行有效的數據傳送。可以通過設置SCI通信控制寄存器(SCICCR)來編程選擇上述兩種通信模式和數據格式。（課本346頁）2、（PPT7.6章第3-12頁）SPI定義：串行外設接口（SPI）模塊是一個高速同步串行輸入/輸出（I/O）口，它能使可編程長度（116位）的串行位流以可編程的位傳輸速率輸入或輸出器件。減少芯片引

41、腳數：SPI只需3根引腳線就可以與外部設備相連接，可作為一種串行總線標準，以同步方式實現兩個設備之間的信息交換，即兩個設備在同一時鐘下工作。串行通信接口SCI是以異步方式實現兩個設備間的信息交換，即兩個設備有各自的串行通信時鐘，在相同的波特率和數據格式下實現通信。由于SPI是同步方式工作，所以它的傳輸率遠遠高于SCI。 F2812的SPI接口有一個16級的接收傳輸FIFO，以減少CPU的開銷 SPI通常用于DSP控制器與外部設備或其他控制器之間的通信，用SPI可以構成多機通信系統，SPI還可以作為移位寄存器、顯示驅動器和模數轉換器ADC等器件的外設擴展接口。SPI結構：SPI支持主動(M: 主

42、模式-發時鐘)或從動(S: 從模式-接時鐘)操作模式；模塊內部有12個存儲器映射的控制和狀態寄存器，控制SPI操作和4種SPICLK的時鐘方式。 SPI模塊有4個引腳：SPISIMOSPI主輸出/從輸入引腳。SPI工作在主模式下為發送（輸出）；從模式下為接收（輸入）。SPISOMISPI主輸入/從輸出引腳。SPI工作在主模式下為接收（輸入）;從模式下為發送(輸出)SPICLKSPI時鐘。SPI工作在主模式下為輸出時鐘；從模式下為輸入時鐘。SPISTESPI從發送使能。主模式下，該引腳為通用I/O引腳；從模式下，該引腳可作為I/O功能也可作為選通功能(從模式發送使能引腳)。作為選通功能時，若為高

43、電平，將使SPI移位寄存器（SPIDAT）停止工作且輸出引腳為高阻態；若為低電平，將使能SPI的傳送功能。SPI的操作：SPI可以工作在主方式或從方式下。圖13-3是由兩個DSP器件的串行外設接口SPI組成的主控制器和從控制器之間的串行通信連接圖。(SPICTL: MASFTER/SLAVE, 1-主模式；0-從模式)(課本 P388-389）兩個控制器可同時發送和接收數據。主控制器可通過輸出SPICLK信號來啟動數據傳送。SPI有三種可能的數據發送方法：·主控制器發送數據，從控制器發送偽數據；·主控制器發送數據，從控制器發送數據；·主控制器發送偽數據，從控制器發

44、送數據。二問答部分4、2812中斷系統原理答：（可結合作業部分第3題）(ppt第3章)TMS320F2812的中斷管理分為三級：外設級中斷管理，PIE(Peripheral Interrupt Expansion, PIE, 外設中斷擴展) 級中斷管理，CPU級中斷管理。(ppt第3章第4頁)TMS320F2812外設級中斷管理主要負責外設內部的中斷源的屏蔽與使能。PIE級中斷管理主要負責將各種已使能的外設中斷進行分組管理并形成最終的CPU中斷請求。CPU級中斷管理主要負責處理直接向CPU申請的中斷請求，這些中斷請求分別來自PIE外設中斷模塊、外部中斷引腳和片內32位的CPU定時器。(ppt第

45、3章第6頁)TMS320F2812支持32個CPU級中斷源，并支持軟件和硬件兩種中斷。硬件中斷和軟件中斷從CPU管理的角度又分為可屏蔽中斷和不可屏蔽中斷兩類。TMS320F2812對于中斷的處理主要分為下列4個步驟：硬件中斷或軟件中斷提出中斷請求。F2812在能夠響應中斷的情況下響應中斷請求。保存現場，為執行中斷服務程序作好準備。執行中斷服務子程序。(ppt第3章第8,10頁)中斷處理的模式（PPT第3章17頁）中斷處理模式 相應標志標準中斷處理模式 INTM=0且IER對應位為1實時調試模式且CPU停機 IER對應位為1且DBGIER為1 有關于中斷服務程序在PPT第三章33頁：3.6 中斷

46、服務程序1. 在實際應用中，由文件“DSP281x_PieVect.h”中定義PIE_VECT_TABLE結構體，該結構體的每個成員都表示一個中斷源的中斷向量。2.PIE_VECT_TABLE結構體類型被用于定義一個PIE中斷向量表實體PieVectTable。3. 用戶可以通過地址賦值將中斷服務程序入口地址賦予該實體PieVectTable中的成員變量例：PieVectTable.XINT1=&ISRXINT1；注意：中斷服務程序的函數聲明一定要放在主程序開始處！另外課本110頁的例子。 5、如何將dsp應用于開發節能減排綠色環保安全可靠的電子產品（網上找的）高性能系統的核心信號處理

47、將越來越多地轉向FPGA。FPGA可以提供其他任何半導體器件無法提供的最高的可編程DSP性能，在加上縱向移植以及面向低成本器件的HardCopy技術，目前沒有那種比此更靈活的系統架構解決方案能更好地滿足性能、低功耗、低成本和產品廣度及壽命要求。從一定程度上說，選擇什么樣的DSP就決定系統處于什么樣的功耗層次。在實際應用中，電源系統直接決定了DSP能否在高性能低功耗的情況下工作，因此，一個穩定而可靠的電源系統是至關重要的。工業和醫療電子向小型化、便攜式和低功耗方向發展。從硬件角度來說，首先，需要降低硬件的功耗并減少尺寸。其次，穩定性也是設計工程師考慮的一件事。在這樣的需求下，過去應用的嵌入式PC

48、或工控機就有點大了，也不太方便。從本質上說，我們采用嵌入式處理技術追求的就是差異化的設計。根據不同產品的定義和需求，我們可以選擇不同的嵌入式平臺去處理不同的應用，這樣，可以更好地滿足差異化需求。采用嵌入式PC或工控機實現差異化設計不是一件容易的事情，因為做定制化開發要依托于系統，嵌入式PC對大容量計算和實時性操作有可能處理不了。電池電池是一種能量轉化與儲存的裝置，它通過反映將化學能或者物理能轉化為電能。電池即一種化學電源，它由兩種不同成分的電化學活性電極分別組成正負兩極浸泡再能提供媒體傳導作用的電解質中，當連接在某一外部載體上時，通過轉換其內部的化學能來提供電能。 或蓄電池為儀器設備提供電源。

49、在這種情況下，如要實現系統長時間工作，必然對儀器設備系統功耗的要求較高，因此低功耗系統的設計在這些應用領域中得到廣泛重視。TMS320VC5509（以下簡稱VC5509）是德州儀器（TI）公司針對低功耗應用領域推出的一款低功耗高性能DSP，采用1.6V的核心電壓以及3.3V的外圍接口電壓，最低可支持0.9V的核心電壓以0.05mW/MIP的低功耗運行低功耗器件的選擇以及接口設計高效率電源的設計在不影響系統工作性能的前提下，適當降低DSP工作主頻可以降低系統功耗。處理器性能的主要衡量指標是時鐘頻率。絕大多數的集成電路 (IC) 設計都基于同步架構，而同步架構都采用全球一致的時鐘。這種架構非常普及

50、，許多人認為它也是數字電路設計的唯一途徑。然而，有一種截然不同的設計技術即將走上前臺：異步設計。 這一新技術的主要推動力來自硅技術的發展狀況。隨著硅產品的結構縮小到 90 納米以內，降低功耗就已成為首要事務。異步設計具有功耗低、電路更可靠等優點，被看作是滿足這一需要的途徑。6、2812cpu內部各組成部分的功能。2812dsp 總線結構特點。答：（PPT第2章第21頁以后）TMS320F2812CPU內部結構TMS320F2812CPU內部的核心單元包含乘法部分、中央算術邏輯部分、移位部分、輔助寄存器算術單元等。 （1）乘法器部分主要完成乘法操作乘法器可以接收以下2個32位的數據輸入：1）數據

51、存儲器或程序存儲器提供一個數據輸入（被乘數）；2）臨時寄存器TREG提供另一個輸入（乘數），在乘法之前把數據讀數據總線的值加載到臨時寄存器。 （2）中央算術邏輯部分32位中央算術邏輯部分完成算術和邏輯運算，主要包括：32位中央算術邏輯單元（CALU），32位累加器（ACC），輸出移位器。 （3）輔助寄存器算術單元（ARAU）主要功能是與中央算術邏輯單元（CALU）中進行的操作并行地實現對輔助寄存器的算術運算。 2812dsp 總線結構特點1）對數據存儲器的訪問采用各自獨立的讀寫地址總線(DRAB、DWAB)和讀寫數據總線(DRDB、DWDB)。2）獨立的程序空間和數據空間允許CPU同時訪問程序

52、指令和數據。7、2812dsp 低功耗模式，各特點答：課本58頁。一下答案不知道從哪里找來，看起來也很對。（1）睡眠(IDLE)模式：OSCCLK狀態為ON。任何被使能的中斷或NMI信號可使DSP退出該模式，當LPMCR1:0設置為0，0后DSP進入該模式，此后LPM模塊停止執行任務。（2）懸停(HALT)模式：OSCCLK狀態為ON (看門狗仍然運行)，在懸停模式下只有XRS和XNMI信號可以喚醒DSP，通往CPU的XNMI輸入在XNMICR寄存器中有允許/禁止位。（3）備用(STANDBY)模式：OSCCLK狀態為OFF(晶振和鎖相環關閉，看門狗不工作)。在LPMCR1寄存器中可以選用多個

53、信號將DSP從備用模式下喚醒。LPMCR0寄存器中可以設置被選擇喚醒信號的采樣的OSCCLK時鐘數。8、2812flash存儲器的結構特點答：（PPT第2章第56頁）（1）多扇區存儲器結構TMS320F2812片內的128K×16位的Flash存儲器是由多個稱為扇區(Sector)的區段構成，各個扇區可以單獨擦除、編程和校驗而不影響其他扇區的內容。（2）低功耗模式TMS320F2812CPU具有復位和休眠狀態、待機狀態和正常激活狀態三種供電模式，其中復位和休眠狀態是F2812上電復位后的狀態，此時Flash存儲器功耗最低；正常激活狀態是Flash存儲器正常供電狀態，此時Flash存儲

54、器功耗最大。可以通過Flash的功耗模式寄存器(FPWR)對F2812的三種工作模式進行選擇。（3）可以根據CPU頻率配置等待時間以及采用Flash流水線模式TMS320F2812主要有兩種改善Flash存儲器訪問性能的措施。其一，通過Flash存儲器的頁訪問機制，從而減少等待狀態數；其二，通過采用Flash流水線模式，由于該流水線獨立于F2812CPU流水線，通過流水線模式下使用的被訪問對象的預讀取機制大大減小Flash存儲器等待狀態對CPU內部代碼執行的影響，提高了代碼的執行效率。（4）代碼保護TMS320F2812片內Flash存儲器提供代碼安全模塊(CSM)的保護機制，通過CSM128

55、位的安全密碼對Flash存儲器中固化的程序和數據進行有效的加密保護，禁止非法用戶對此程序和數據進行訪問。對Flash存儲器中進行加密的信息進行訪問均需要提供有效的密碼驗證。 9、匯編語言指令尋址方式：立即直接間接答: （PPT第4章指令系統與匯編程序設計第4，第5頁頁：）（1） 立即尋址方式：直接使用常數作為指令中的操作數。包含兩種類型：短立即數尋址方式 長立即數尋址方式（2） 直接尋址方式：將指令中的6位/7位偏移量與數據存儲頁面指針（DP）的16位鏈接在一起，形成一22位數據存儲器地址。（3） 間接尋址方式：通過一個32位的輔助寄存器間接訪問數據存儲器。10、2812匯編語言程序設計的過程

56、及在此過程中匯編器和鏈接器的功能答：都在PPT第4章101，103，104，185,186頁：（101頁）TMS320F2812的匯編語言程序采用分段的段結構設計方法，段內的程序指令或數據表等只具有相對地址，即相對于當前段的段內地址。通過按照段結構設計的匯編語言程序經過匯編器匯編后生成COFF格式的目標文件，然后再通過鏈接器鏈接后各個數據段或程序代碼段被賦予各段的絕對地址。（103頁）用戶的匯編語言源程序經過匯編器匯編后生成COFF通用目標文件格式的目標文件(*.OBJ)，之后鏈接器將其根據用戶所編寫的一個鏈接器命令文件(*.cmd)與程序運行所需的庫文件、頭文件等進行鏈接，實現用戶程序代碼與實際目標系統的物理存儲器之間的鏈接，最后生成可執行的輸出文件(*.out)。匯編器的功能（185頁）：將匯編語言源程序匯編成一個可重新定位的目標文件(.obj文件)根據需要,可以生成一個列表文件(.lst文件)根據需要,可以在列表文件后面附加一張交叉引用表將程序代碼分成若干段,為每個目標代碼段設置一個段程序計數器SPC定義和引用全局符號匯編條件程序塊支持宏功能,允許定義宏命令鏈接器的主要功能：兩個版本一（104頁）鏈接器通過目標文件COFF中的段生成可執行的代碼段，并將多個輸入到目標文件中的段進行組合和裝配，創建可執行的COFF輸出段；為輸出段分配實際目標系統物理內存