1、物理工程學院電子技術教研室第第4章章 時序仿真與硬件實現時序仿真與硬件實現 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.1 編輯和輸入設計文件編輯和輸入設計文件 新建一個文件夾。新建一個文件夾。 輸入源程序。輸入源程序。 文件存盤。文件存盤。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.2 創建工程創建工程 打開并建立新工程管理打開并建立新工程管理窗口。窗口。 將設計文件加入工程中。將設計文件加入工程中。 選擇目標芯片。選擇目標芯片。 工具設置。工具設置。 結束設置。結束設置。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.3 全程編譯前約束

2、項目設置全程編譯前約束項目設置 選擇選擇FPGA目標芯片。目標芯片。 選擇配置器件選擇配置器件的工作方式。的工作方式。 選擇配置器件選擇配置器件和編程方式。和編程方式。 選擇目標器件選擇目標器件引腳端口狀態。引腳端口狀態。 對雙功能引腳進行設置。對雙功能引腳進行設置。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.4 全程綜合與編譯全程綜合與編譯 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 打開波形編輯器。打開波形編輯器。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 設置仿真時間區域。設置仿真時間區

3、域。 波形文件存盤。波形文件存盤。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 將工程將工程CNT10的端口信號節點選入波形編輯器中。的端口信號節點選入波形編輯器中。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 設置激勵信號波形。設置激勵信號波形。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 圖圖4-13是最后設置好的是最后設置好的vwf仿真激勵波形文件圖。仿真激勵波形文件圖。 仿真器參數設置。仿真器參數設置。 啟動仿真器。啟動仿真器。 觀察仿真結果。觀察仿真結果。 4.1

4、VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.6 RTL圖觀察器應用圖觀察器應用 RTL Viewer HDL的的RTL級圖形觀察器級圖形觀察器 Technology Map Viewer HDL對應的對應的FPGA底層門級布局觀察器底層門級布局觀察器 State Machine Viewer HDL對應狀態機的狀態圖觀察器對應狀態機的狀態圖觀察器 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.1 引腳鎖定引腳鎖定 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.1 引腳鎖定引腳鎖定 假設現在已打開了假設現在已打開了CNT10工程。工程。 選擇選擇Assignments

5、Assignment Editor命令命令 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.1 引腳鎖定引腳鎖定 雙擊雙擊TO欄的欄的new 注意在鍵入所希望的引腳編號注意在鍵入所希望的引腳編號 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.2 編譯文件下載編譯文件下載 （1）打開編程窗和配置文件。）打開編程窗和配置文件。 （2）設置編程器。）設置編程器。 （3）硬件測試。）硬件測試。 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.3 JTAG間接編程模式間接編程模式 1. 將將SOF文件轉化為文件轉化為JTAG間接配置文件。間接配置文件。 4.2 引腳鎖定與硬件測試引腳

6、鎖定與硬件測試 4.2.3 JTAG間接編程模式間接編程模式 1. 將將SOF文件轉化為文件轉化為JTAG間接配置文件。間接配置文件。 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.3 JTAG間接編程模式間接編程模式 2. 下載下載JTAG間接配置文件。間接配置文件。 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.4 USB-Blaster驅動程序安裝方法驅動程序安裝方法4.3 電路原理圖設計流程電路原理圖設計流程 4.3.1 用原理圖輸入方式設計半加器用原理圖輸入方式設計半加器 4.3 電路原理圖設計流程電路原理圖設計流程 4.3.1 用原理圖輸入方式設計半加器用原理圖輸入

7、方式設計半加器 （1）打開原理圖編輯窗。）打開原理圖編輯窗。 （2）建立一個初始原理圖。）建立一個初始原理圖。 4.3 電路原理圖設計流程電路原理圖設計流程 4.3.1 用原理圖輸入方式設計半加器用原理圖輸入方式設計半加器 （3）原理圖文件存盤。）原理圖文件存盤。 4.3 電路原理圖設計流程電路原理圖設計流程 4.3.1 用原理圖輸入方式設計半加器用原理圖輸入方式設計半加器 （4）創建原理圖文件為頂層設計的工程。）創建原理圖文件為頂層設計的工程。 （5）繪制半加器原理圖。）繪制半加器原理圖。 （6）測試半加器。）測試半加器。 4.3 電路原理圖設計流程電路原理圖設計流程 4.3.2 完成全加器

8、頂層設計完成全加器頂層設計 4.3 電路原理圖設計流程電路原理圖設計流程 4.3.3 對全加器進行時序仿真和硬件測試對全加器進行時序仿真和硬件測試 4.4 利用屬性表述實現引腳鎖定利用屬性表述實現引腳鎖定 4.5 宏模塊邏輯功能查詢宏模塊邏輯功能查詢 4.6 SignalTap II的使用方法的使用方法 4.6 SignalTap II的使用方法的使用方法 1打開打開SignalTap II編輯窗口編輯窗口 2調入待測信號調入待測信號 4.6 SignalTap II的使用方法的使用方法 3SignalTap II參數設置參數設置 4.6 SignalTap II的使用方法的使用方法 4文件存

9、盤文件存盤 5編譯下載編譯下載 4.6 SignalTap II的使用方法的使用方法 6啟動啟動SignalTap II進行采樣與分析進行采樣與分析 4.6 SignalTap II的使用方法的使用方法 7SignalTap II的其他設置和控制方法的其他設置和控制方法 4.7 編輯編輯SignalTap II的觸發信號的觸發信號 實實 驗驗 4-1多路選擇器設計實驗多路選擇器設計實驗 4-2十六進制十六進制7段數碼顯示譯碼器設計段數碼顯示譯碼器設計 實實 驗驗 4-1多路選擇器設計實驗多路選擇器設計實驗 4-2十六進制十六進制7段數碼顯示譯碼器設計段數碼顯示譯碼器設計 實實 驗驗 4-3計數器設計實驗計數器設計實驗 4-4硬件消抖動電路設計硬件消抖動電路設計 實實 驗驗 4-3計數器設計實驗計數器設計實驗 4-4硬件消抖動電路設計硬件消抖動電路設計 實實 驗驗 4-5應用宏模塊設計數字頻率計應用宏模塊設計數字頻率計 實實 驗驗 4-5應用宏模塊設計數字頻率計應用宏模塊設計數字頻率計 實實 驗驗 4-5應用宏模塊設計數字頻率計應用宏模塊設計數字頻率計 實實 驗驗 4-5應用宏模塊設計數字頻率計應用宏模塊設計數字頻率計 實實 驗驗 4-5應用宏