1、.元器件命名規范：注意區分大小寫電阻：R？阻值：10R，10k，10M電容：C?容值：1pF，1nF，1uF，如果屬于有極性電容，需在原理圖與PCB圖上標注正極性標號電感：L?感值：1nH，1uH，1mH集成電路：U？PCB封裝要求：如為雙排引腳，需用半圓形缺口指示第一腳，如為四方型引腳，應在第一腳的絲印框外加圓點，且絲印框做切腳處理，絲印框應比元器件的塑封殼略大，保證芯片焊接后依然能從絲印層分辨出第一腳的位置接插件：J?原理圖信息描述要求：標注出接插件的特性，例如是插針還是插座，插針的數目，間距等信息，如M-16*2-100milPCB封裝要求：應能從絲印層上明確第一腳，晶體/晶振：X？標注

2、：10MHz，10kHz排阻：RP？阻值標注如電阻，并注明所包含電阻個數，如10R*4測試點：T?三極管：Q?二極管：D?需要在PCB上進行標注正極性標號開關、繼電器：K？輸出連接器（如BNC，SMA）：P？原理圖：標注連接器的特性，如BNC母頭，直插，標注為BNC-F-S，如果為90度，則標注為BNC-F-R磁珠：FB?標注100M時候的阻抗值，如100M-600R電氣網絡的命名規范：采用英文命名，可采用縮寫，但意義應盡量明確如：本地地址線：LA本地數據線：LD本地讀：LRD本地寫：LWR數字地：DGND，模擬地，AGND，輸出地:OGND，電源地：PGND電源：應明確標明電壓值，分清模擬和

3、數字電源，模擬電源用A開頭，數字電源用D開頭，如A+5V，D+5V，如屬于芯片專用電源，還應注明芯片名稱，如9739A+5V參考時鐘輸入：RCLK_IN采樣時鐘輸入：SCLK_IN觸發信號輸出：Trigger_OUT項目設計初期準備：1、明確電路原理，確定電路的框圖，應結合本模塊所要完成的功能技術指標逐項的分析2、說明各模塊的作用、模塊間的連接線、電源需求，對功能模塊的命名應該具有較強的可讀性，命名采用英文3、說明本模塊與整個系統中其它模塊的接口（包括接口的電氣參數和物理參數）原理圖設計：1、按照項目設計中所分的模塊進行原理圖設計2、設計時，原理圖圖紙大小采用A4尺寸，一張原理圖不完成一個以上

4、模塊功能，如一張A4圖紙放不下，請對元器件進行分part設計3、對元器件的命名請嚴格按照命名規范進行，對元器件的封裝的命名也嚴格按照pdf資料上的命名進行，部分電氣網絡的命名也按照規范進行4、對部分有特殊要求的信號線應在原理圖上進行標注，如阻抗、電壓范圍、電流大小、電壓大小等5、分原理圖的輸入輸出接口應在圖上進行標識，并采用不同的端口符號以明確信號的方向封裝設計：1、檢查哪些封裝是教研室元器件封裝庫中已有的，如已有封裝，請沿用2、對于沒有的封裝，按照pdf資料設計相應的封裝，并進行命名，相應的封裝設計完成后，提交討論，合格后放入封裝庫中PCB設計：布局階段1、載入器件，并檢查是否所有器件均正確

5、載入2、進行預布局、設置板框尺寸、設置安裝孔大小及位置、接插件等需要定位的器件位置，同時將左下角的定位孔定義為參考點，按工藝設計規范的要求進行尺寸標注3、規劃電路板層數及層定義，預布局完成后提交討論，并闡明布局和層數安排的考慮注意事項：1. 布局遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應當優先布局 2. 布局中應參考原理框圖，根據單板的主信號流向規律安排主要元器件 3. 布局應盡量滿足以下要求:總的連線盡可能短，關鍵信號線最短;高電壓、大電流信號與小電流，低電壓的弱信號完全分開;模擬信號與數字信號分開；高頻信號與低頻信號分開；高頻元器件的間隔要充分 4. 相同結構電路

6、部分，盡可能采用“對稱式”標準布局； 5. 按照均勻分布、重心平衡、版面美觀的標準優化布局； 6. 器件布局柵格的設置，一般IC器件布局時，柵格應為50-100 mil，小型表面安裝器件，如表面貼裝元件布局時，柵格設置應不少于25mil。 7. 同類型插裝元器件在X或Y方向上應朝一個方向放置。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產和檢驗。 8. 發熱元件要一般應均勻分布，以利于單板和整機的散熱 9. 元器件的排列要便于調試和維修，亦即小元件周圍不能放置大元件、需調試的元器件周圍要有足夠的空間。 10. BGA與含界面相鄰元件的距離4mm。其它貼片元件相互間的距離0.

7、7mm；貼裝元件焊盤的外側與相鄰插裝元件的外側距離大于2mm；有壓接件的PCB，壓接的接插件周圍5mm內不能有插裝元、器件，在焊接面其周圍5mm內也不能有貼裝元、器件。 11. IC去耦電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。 12. 元件布局時,應適當考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。 13. 用于阻抗匹配目的阻容器件的布局，要根據其屬性合理布置。 i. 串聯匹配電阻的布局要靠近該信號的驅動端，距離一般不超過500mil。 ii. 匹配電阻、電容的布局一定要分清信號的源端與終端，對于多負載的終端匹配一定要在信號的最遠端匹配。 布線階

8、段1. 確認板上的關鍵網絡，如電源、時鐘、高速總線等，了解其布線要求2. 布線時關鍵信號線優先：模擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先布線 3. 密度優先原則：從單板上連接關系最復雜的器件著手布線。從單板上連線最密集的區域開始布線。 4. 盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層，并保證其最小的回路面積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法。保證信號質量。 5. 電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號。 6. 有阻抗控制要求的網絡應布置在阻抗控制層上。7. 在PCB的右下角標注PCB的版本號，版本命名的原則：隸屬項目代號+

9、電路功能+版本，如ES6981 dds ver1.0布線相關注意事項： 1. 地線回路規則： 環路最小規則：即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規則，在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關鍵信號盡量采用地線隔離，對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜。 2. 竄擾控制 串擾（CrossTalk)：指PCB上不同網絡之間因較長的

10、平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用。克服串擾的主要措施是： 1）加大平行布線的間距，遵循3W規則。 2）在平行線間插入接地的隔離線。 3）減小布線層與地平面的距離。 3. 屏蔽保護對應地線回路規則，實際上也是為了盡量減小信號的回路面積，多見于一些比較重要的信號，如時鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應該考慮采用銅軸電纜屏蔽結構設計，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結合。 4. 走線的方向控制規則： 即相鄰層的走線方向成正交結構。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由

11、于板結構限制（如某些背板）難以避免出現該情況，特別是信號速率較高時，應考慮用地平面隔離各布線層，用地信號線隔離各信號線。5. 走線的開環檢查規則： 一般不允許出現一端浮空的布線（Dangling Line)，測試點除外。主要是為了避免產生天線效應，減少不必要的干擾輻射和接受，否則可能帶來不可預知的結果。6. 阻抗匹配檢查規則： 同一網絡的布線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射，在設計中應該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結構時，可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度。 7. 走線終結網

12、絡規則： 在高速數字電路中，當PCB布線的延遲時間大于信號上升時間（或下降時間）的1/4時，該布線即可以看成傳輸線，為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法，所選擇的匹配方法與網絡的連接方式和布線的拓樸結構有關。 A. 對于點對點（一個輸出對應一個輸入）連接，可以選擇始端串聯匹配或終端并聯匹配。前者結構簡單，成本低，但延遲較大。后者匹配效果好，但結構復雜，成本較高。 B. 對于點對多點（一個輸出對應多個輸出）連接，當網絡的拓樸結構為菊花鏈時，應選擇終端并聯匹配。當網絡為星型結構時，可以參考點對點結構。 星形和菊花鏈為兩種基本的拓撲結構, 其他結構可看成基本

13、結構的變形, 可采取一些靈活措施進行匹配。在實際操作中要兼顧成本、功耗和性能等因素，一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。 8. 走線閉環檢查規則： 防止信號線在不同層間形成自環。在多層板設計中容易發生此類問題，自環將引起輻射干擾。 9. 走線的分枝長度控制規則： 盡量控制分枝的長度，一般的要求是Tdelay=Trise/2010. 走線的諧振規則： 主要針對高頻信號設計而言，即布線長度不得與其波長成整數倍關系，以免產生諧振現象。 11. 走線長度控制規則： 即短線規則，在設計時應該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如

14、時鐘線，務必將其振蕩器放在離器件很近的地方。對驅動多個器件的情況，應根據具體情況決定采用何種網絡拓撲結構。 12. 倒角規則： PCB設計中應避免產生銳角和直角，產生不必要的輻射，同時工藝性能也不好。 13. 器件去藕規則： A. 在印制版上增加必要的去藕電容，濾除電源上的干擾信號，使電源信號穩定。在多層板中，對去藕電容的位置一般要求不太高，但對雙層板，去藕電容的布局及電源的布線方式將直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。 B. 在雙層板設計中，一般應該使電流先經過濾波電容濾波再供器件使用，同時還要充分考慮到由于器件產生的電源噪聲對下游的器件的影響，一般來說，采用總線結構設計比

15、較好，在設計時，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時增加一些電源濾波環路，避免產生電位差。 C. 在高速電路設計中，能否正確地使用去藕電容，關系到整個板的穩定性。 14. 器件布局分區/分層規則： A. 主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。通常將高頻的部分布設在接口部分以減少布線長度，當然，這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點相接。 B. 對混合電路，也有將模擬與數字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離

16、的方式。 15. 孤立銅區控制規則： 孤立銅區的出現，將帶來一些不可預知的問題，因此將孤立銅區與別的信號相接，有助于改善信號質量，通常是將孤立銅區接地或刪除。在實際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時對防止印制板翹曲也有一定的作用。 16. 電源與地線層的完整性規則： 對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。 17. 重疊電源與地線層規則： 不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，

17、電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。 18. 3W規則： 為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。 19. 20H規則： 由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊沿效應。 解決的辦法是將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內；內縮100H則可以將98%的電場限制在內。 20. 五-五規則： 印制板層數選擇規則，即時鐘

18、頻率到5MHz或脈沖上升時間小于5ns，則PCB板須采用多層板，這是一般的規則，有的時候出于成本等因素的考慮，采用雙層板結構時，這種情況下，最好將印制板的一面做為一個完整的地平面層。 自檢項目 設計完成后，先自行檢查以下項目。 1. 檢查高頻、高速、時鐘及其他脆弱信號線，是否回路面積最小、是否遠離干擾源、是否有多余的過孔和繞線、是否有垮地層分割區 2. 檢查晶體、變壓器、光藕、電源模塊下面是否有信號線穿過，應盡量避免在其下穿線，特別是晶體下面應盡量鋪設接地的銅皮。 3. 檢查定位孔、邊框尺寸是否與設計要求一致。 4. 檢查器件的序號的擺放規則，無絲印覆蓋焊盤；檢查絲印的版本號是否符合版本升級規范，并標識出。 5. 報告布線完成情況是否百分之百；是否有線頭；是否有孤立的銅皮。 6. 檢查電源、地的分割正確；單點共地已作處理； 7. 填寫PCB設計（歸檔）自檢表，連同設計文件一起提交布