1、科技信息。機械與電子o2010年第2l期基于FPGA雙RAM乒乓操作的數據存儲系統的研究錢黃生1夏忠珍z11。中國電子科技集團公司第四十一研究所山東青島266555;2.南京立漢化學有限公.-3江蘇南京211102l【搐要】本文闡速了在對實時性要求較高,而對數據存儲深度要求不高的數據采集系統中,用FPGA構建雙RAM來乒乓存儲數據的方法,重點介紹了乒乓操作的控制方法。本方法在XILINX9.1軟件中通過時序仿真。并且通過XC2VP20驗證了本方法完全能夠滿足設計的要求。【關鍵詞】FPGA;KAM;乒乓操作0引言經過70年的不斷發展,FPGA已由當初的1200門發展成為今天的百萬門級。通過不斷更

2、新優化產品架構和生產工藝,實現了更多的邏輯單元、更高的性能、更低的單位成本和功耗【11。本文用到的FPGA是xilinx公司Virtex-Il Pro家族的xc2vp20芯式RAM以及88個18KB的Block RAM嘲。由于本系統的存儲深度不大,所以采用FPGA片內資源來構建RAM。這樣效率更高.且使用方便,而且還可以避免板級信號干擾。既節省了印制板空間又節約了成本。1乒乓操作原理乒乓操作口棚是種經常應用于數據流控制的處理方法。圖l是它的典型操作示意圖。乒乓操作的處理流程為:輸人數據流通過“輸入數據選擇單元”將數據流等時分配到兩個數據緩沖區.數據緩沖模塊選擇雙口RAM(DPRAM或單r】RA

3、M,FIFO等。在第一個周期,將輸入的數據流緩存到。數據暫存單元1”:在第2個周期,通過“輸人數據選擇單元”的切換,將輸入的數據流緩存到“數據暫存單元2”,同時將“數據暫存單元1”緩存的第1個周期數據通過“輸出數據選擇單元”的選擇。輸送到“數據處理單元”即上位機凄走進行處理;在第3個緩沖周期通過“輸人數據選擇單元”的再次切換,將輸入的數據流緩存到“數據暫存單元1”,同時將“數據暫存單元2”緩存的第2個周期的數據通過“輸出數據選擇單元”切換,輸送到“數據處理單元”進行運算處理。如此循環。輸入輸出數數據據數據刊l(D骱PRA甑M1選擇選擇處單元單元理墮2選lI數篙DPA單M亍2P一2選l了E 圖1

4、典型乒乓操作操作示意圖乒乓操作的最大特點是通過“輸入數據選擇單元”和“輸出數據選擇單元”按節拍、相互配合的切換,將經過緩沖的數據流不斷輸送到“數據流運算處理模塊”進行運算與處理。將乒乓操作模塊作為一個整體,通過觀察此模塊兩端的數據,發現輸入數據流和輸出數據流都是連續不斷的,因此非常適合對數據流進行流水線式處理。所以乒乓操作常常應用于流水線式算法.完成數據的無縫緩沖與處理。本文采用這種方法是為了實現采樣后的數據能被較連續地輸送人上位機進行處理,顯示波形等。2FPGA仞化雙口RAMXilinx公司為相應的FPGA器件提供了很多的IP核,可根據需要調用來直接使用。例化雙口M時.可以選擇Block R

5、AM來例化4Kx 32bit的雙口RAM。component dpramport(addra:IN std_logie_VECTOR(1l downto0;addrb:IN std_logicVECTOR(1l downto o;clka:IN std_logic;cikb:IN std_logie;dina:IN stdlogic_VECTOR(13downto o;dinb:IN std_logicVECTOR(I3downto o;doutb:OUT stdlogic_VECTOR(13downto o;erla:IN std_logic;enb:IN std_logic;w能:IN s

6、td_logie;web:IN stdlogic;end component;雙端¨RAM兩個端口完全獨立,支持寬度1到256bit,深度2到IM字的數據。雙端口RAM由兩套地址線、控制線和數據線組成.分別與兩端的系統相連。本文雙端口RAM一端連接AD芯片的數據輸出端,另一端通過PCI9054與L位機CPU交換數據。A端口配置為只寫模式,AD芯片準換輸ffj的數據由其寫入。B端訂配置為讀寫模式,可以方便驗證出讀出數據的正確性。同時每個端口都具有使能和讀寫管腳。Addra和addrb是地址線.elka和clkb是時鐘。dina和dinb是A、B 端幾輸入的數據.doutb是B端Ll輸出

7、的數據,ella和errb是A、B端口的使能信號,wea和web是A、B端u的讀寫信號。3邏輯實現數據2選l單元選擇切換兩塊RAM的地址線、讀寫線以及使能線。對于單塊雙端n RAM,A端¨輸入數據時,地址線即為計數器產生的連續地址,輸入數據就是AD芯片轉換后的數寧信號。計數器記到數據寫滿RAM空間時,停止計數。此時等待CPU讀取,此時另外一塊RAM正在輸出數據。CPu通過其B端【J讀出數據。傘部完成后再進行輪換。對第2片RAM進行寫撩作.讀取第1塊RM內數據(aJ讀寫梅供信仿真田支奠支支Ij.。?Ij氣j囊曼: :.:!j!?j。!。j:tt.1_.:。,:.:.:.I、:tj?。000誓苫j i0寸0:(b實際采樣敷據波形田圈2仿真與實際采樣數據波形圖數據流進行無縫傳輸時,在理想的乒乓讀寫時序下,此時RAM為非讀即寫狀態。讀寫切換控制信號較簡單,但是采樣率為20MHz以及系統總線為CPCI情況下,CPU讀取數據的時間遠小于FPGA內部雙口RAM寫入相同數據的時間。于是可能導致以下情況:A端口輸人數 據后,CPU讀取另外一RAM數據還未完成,即出現等n:轉第96頁 基于FPGA雙RAM乒乓操作的數據存儲系統的研究作者:錢黃生, 夏忠珍作者單位:錢黃生(中國電子科技集團公司第四十一研究所,山東,青島,266555, 夏忠珍(南京立漢化學有限公司,江蘇,南京,