1、電鍍工藝：脈沖電鍍納米金工藝分析現代電鍍網4月18日訊：谷城，張偉風，王珊(河南大學物理與電子學院，河南開封475004)摘要：電鍍金工藝在當今半導體微納加工領域中的應用越來越廣泛，然而，傳統的電鍍金工藝存在許多弊端。試圖從理論分析入手，尋找一種較好的脈沖電鍍金工藝。重點分析了鍍層厚度和金微粒大小，并通過實驗對理論分析結果進行驗證。實驗結果表明：理論分析結果可以較好地被驗證，對具體工藝有指導意義。關鍵詞：脈沖電鍍;理論分析;實驗驗證中圖分類號：TQ153文獻標識碼：A文章編號：1000-4742(2012)03-0019-030前言目前在工業領域中應用的電鍍金工藝可分為軟金工藝和硬金工藝1。前

2、者主要應用于微電子硅晶片表面處理及芯片內部導線固定等方面，后者主要應用于芯片中電路連接器件接觸阻抗等方面。由于硬金工藝使用氰化物鍍液，近年來已逐漸被其他工藝所取代。當今電子技術發展日新月異，根據國際半導體技術發展路線圖報道，在2007年，最小線寬尺寸就已達到65nm。在如此小的微觀尺寸下，采用傳統的銅或鋁等材料作為芯片內連線會出現一系列的問題，而采用金作為未來45nm級芯片內連線具有很大的可能。近年來國內外關于電鍍金工藝的研究取得了很大的進展，提出了許多建設性的方法，但所獲得的結論往往偏重于經驗，且晶粒尺寸往往過大。本文著重討論軟金工藝中獲得納米金鍍層的工藝流程，從電鍍理論入手推導控制晶粒大小

3、的方法，并對鍍液進行分析，從而試圖精準控制鍍層厚度和晶粒大小。1理論分析1.1鍍層厚度法拉第定律可表示為：w=Z×Q=Z×I×t(1)式中：w為生成物的質量;Z為電化學當量;Q為電解池通過的電量;I為通過的電流;t為通電時間。電化學當量Z可通過下式求得：  式中：Awt為陰極上析出金屬的相對原子質量;n為參與沉積反應的電子數;F為法拉第常數，為96487C。令鍍層厚度為h，體積為V，表面積為a，相對密度為d，則鍍層厚度可通過下式求得： 1.2金微粒半徑晶芽形成時，自由能的變化GN可表示為2：GN=×P-N×(4)式

4、中：為邊界能的平均值;P為晶核的周長;N為晶核中原子的數目;為原子在溶液中與在晶核中的化學位差。當晶核中的原子數目達到臨界值NC時，晶核是穩定的。定義此時的GC為臨界晶核生成能：  式中：g為二維晶核的幾何因子;c為陰極的過電位;q為沉積一個原子單層所需的電量;ro為臨界晶核半徑。2實驗2.1試片準備首先使用LDJ-2A-F150型濺射鍍膜機對7.62cm硅片進行初步濺鍍金。在源能量400eV，束流60mA，中和電流72mA，濺鍍時間10min的條件下，可以得到金層厚度約為50nm。隨后制作規格為1cm×1cm的掩模板，進而在硅片上甩上正膠(瑞紅)，進行曝光，顯影

5、后所得圖案，如圖1所示。 2.2鍍液組成及工藝條件 3結果與討論3.1鍍層厚度在鍍液中，金是以亞硫酸鹽的形式存在，為+1價。根據式(2)和式(3)計算出鍍層厚度的理論值為9.513m。在電流密度為1.5A/dm2，電鍍時間為30min的條件下，使用臺階儀測量鍍層厚度，實驗結果，如表1所示。由表1可知：實際鍍層厚度和理論值是比較接近的。另外，鍍液中金離子的質量濃度對鍍層厚度也是有影響的。  圖2為電流密度對鍍層厚度的影響，圖中虛線為鍍層厚度的理論值。由圖2可知：電流密度為1.5A/dm2時，鍍層厚度最接近理論值。  3.2金微粒大小由式

6、(7)可知：金微粒半徑與過電位成反比，而過電位與電流密度的對數成正比。由此可知：金微粒半徑與電流密度的對數成反比。分別選取電流密度為1.0A/dm2和1.5A/dm2對樣品進行實驗。使用德國Raith公司生產的E-line電子束系統對所得鍍層的微觀結構進行分析，實驗結果，如圖3所示。使用臺階儀在鍍層的四角、邊界及中央區域各選取若干點進行測量，然后對結果取平均值，從而得到金微粒的平均尺寸，實驗結果，如表2所示。  由表2可知：實際得到的金微粒尺寸的比值比理論值略小。其原因主要有以下幾個方面：(1)與鍍液中金離子的質量濃度有關。電鍍后期陰極周圍金離子的質量濃度較低，鍍層稀疏從而使晶粒半徑起伏較大。(2)與鍍液的選取有關。同一鍍液在使用多次后，內部成分會發生變化從而導致生成的金微粒大小不均勻。(3)與脈沖電源有關。用示波器觀察脈沖電源時，發現在正負脈沖變化時會出現一個電壓的躍變，雖然幅度不是很大，但也會對鍍層有所影響。4·結論本文著重從理論分析入手，嘗試解決在脈沖電鍍金過程中的鍍層厚度和金微粒大小等問題。經過理論分析和實驗驗證，本文推