1、基準計時器的核心仍然是一個16位的可編程計數器，其時鐘源來自一個預分頻器。該計時器可以被應用于多個方面，包括在對輸入波形進行測量的同時產生一個輸出波形。波形的脈寬可以在幾微秒到數秒的范圍內變化。增強型定時器模塊（ECT）的結構框圖如下，ECT功能相當于高速的I/O口，由一個4位預分頻器、一個16位自由運行計數器，8個16位IC/OC通道，2個16位脈沖累加器以及一個16位模數遞減計數器組成。預分頻器16位計數器16位模數計數16位脈沖累加器A16位脈沖累加器B輸入捕捉輸出比較.輸入捕捉1輸出比較.輸入捕捉一輸出比較,輸入捕捉1輸出比較.輸入捕捉一輸出比較輸入捕捉輸出比較輸入捕捉一輸出比較*輸入

2、捕捉銅出比較,ECT實際上是一個16位的可編程計數器，它的基本時鐘頻率可以通過預分頻器設置，用于產生波形輸出，測量輸入波形，統計脈沖個數，可以作為定時中斷功能和獨立時鐘基準。2、運行模式停止：由于時鐘停止，計時器和計數器均關閉。凍結：計時器和計數器均保持運行，直到TSCR($06)的TSFRZ位被置1。等待：計數器保持運行，直到TSCR($06)的TSWAI位被置1。正常：計時器和計數器均保持運行，直到TSCR($06)的TEN位和MCCTL($26)的MCEN位被分別清0。IC通道組IC通道組由四個標準的緩沖通道IC0-IC3和四個非緩沖通道IC4-IC7組成，兩部分的基本功能都是捕捉外部事

3、件發生的時刻，但是緩沖通道除了IC/OC寄存器TCn外，還設有保持寄存器TCnH,此外還在入口設置了延遲計數器，用來提高抗干擾能力。非緩沖通道沒有保持寄存器，入口也沒有延遲計數器，但每個通道入口設置了一個2輸入端的多路器，事件觸發信號可以是來自本通道的輸入引腳PORTn,也可以是來自其關聯通道PORT(n-4)的延遲計數器輸出，使用更加靈活。當延遲功能有效時，輸入引腳檢測到一個有效的邊沿后，延遲計數器開始對P時鐘(模塊日鐘)進行計數，當到達設定的計數值后，延遲計數器在其輸出端有條件地產生一個脈沖，這個條件就是延遲前后的引腳電平相反。這樣可以避免對窄輸入脈沖做出反應。延遲計數結束后，計數器自動清

4、除。輸入信號兩個有效邊沿之間的持續時間必須大于設定的延遲時間。在ECT中，所有IC通道均設置了覆蓋保護功能，可以通過寄存器ICOVW設置是否允許某個通道用新的捕捉結果覆蓋上一個結果。對于緩沖的IC通道PT0-PT3,還具有鎖存與隊列兩種工作方式。在鎖存方式下，每個有效的引腳事件只將自由定時器的值放入捕捉寄存器TCn,而TCn到保持寄存器TCnH的傳送必須依賴遞減模數計數器回0或者其他強制鎖存命令才能實現，這時IC的工作情形與第6章的TIM模塊相似。在隊列方式下(圖7-2),TCn與TCnH形成了一個類似先進先出的隊列，每個捕捉結果從TCn進入，然后隨著下一個捕捉結果的到來移入TCnH,程序可以

5、從TCnH取得結果，然而這個隊列是開放的，即程序也可以直接從TCn取得捕捉結果。隊列方式為CPU提供了充分的響應時間。由于PAC0-3與IC0-3共享相同的引腳，而且共享入口的邏輯，因此在兩種方式下，PAI與IC都可以同時工作，對同一引腳進行記錄，前者記錄脈沖或者邊沿的數量，后者記錄具體的時刻。模數遞減計數器16位遞減模數計數器(MDC)可以用作時鐘基準，產生周期性的中斷請求，也可用于將IC寄存器和脈沖累加器的值鎖存到各自的保持寄存器中。鎖存動作可以通過程序設定為周期性的或一次性的。MDC的時鐘頻率可通過獨立的定標器設定，內部設有定時常數寄存器，可以實現自動重裝載，但MDC的常數寄存器與MDC

6、計數器使用相同的地址，加載時通過特殊的時序實現。每當MDC回0時，將在給定的時間段內控制貯和PAI寄存器的內容向各自的緩沖寄存器傳輸。反映了MDC在IC、PAI系統中的作用。脈沖累加器脈沖累加器由4個8位的通道PAC0-PAC3組成，可以通過級聯形成兩個16位通道PACA、PACB,它可以統計輸入引腳上出現的有效邊沿的數量，也可以統計有效電平出現的累計時間。各個通道的8位保持寄存器是與4個緩沖IC通道相關聯的，它們共享邊沿檢測與延遲電路。當IC工作在兩種不同的隊列方式時，PAC保持寄存器也處于不同的工作狀態，在鎖存方式下，PCnH的加載依靠MDC計數器或者強制命令實現，而在隊列方式下，則依靠IC通道的TCnH讀命令?？梢娫贓CT模塊下，IC與PAI的工作聯系更加緊密。此外，脈沖累加器還有飽和記憶功能，當8位的脈沖累加器計數超過$FF后記憶保持，而不回滾到0,這時，計數值$FF意味著計數已經達到或超過255,如不需要，該功能可以關閉。這可以用來監視某