1、本文格式為Word版，下載可任意編輯石英晶體振蕩器的應用 1、石英鐘走時準、耗電省、經久耐用為其最大優點。不論是老式石英鐘或是新式多功能石英鐘都是以石英晶體振蕩器為核心電路，其頻率精度打算了電子鐘表的走時精度。從石英晶體振蕩器原理的示意圖中，其中V1和V2構成CMOS反相器石英晶體Q與振蕩電容C1及微調電容C2構成振蕩系統，這里石英晶體相當于電感。振蕩系統的元件參數確定了振頻率。一般Q、C1及C2均為外接元件。另外R1為反饋電阻，R2為振蕩的穩定電阻，它們都集成在電路內部。故無法通過轉變C1或C2的數值來調整走時精度。但此時我們仍可用加接一只電容C有方法，來轉變振蕩系統參數，以調整走時精度。依

2、據電子鐘表走時的快慢，調整電容有兩種接法：若走時偏快，則可在石英晶體兩端并接電容C，如圖4所示。此時系統總電容加大，振蕩頻率變低，走時減慢。若走時偏慢，則可在晶體支路中串接電容C。如圖5所示。此時系統的總電容減小，振蕩頻率變高，走時增快。只要經過急躁的反復試驗，就可以調整走時精度。因此，晶振可用于時鐘信號發生器。2、隨著電視技術的進展，近來彩電多采納500kHz或503 kHz的晶體振蕩器作為行、場電路的振蕩源，經1/3的分頻得到 15625Hz的行頻，其穩定性和牢靠性大為提高。面且晶振價格廉價，更換簡單。3、在通信系統產品中，石英晶體振蕩器的價值得到了更廣泛的體現，同時也得到了更快的進展。很

3、多高性能的石英晶振主要應用于通信網絡、無線數據傳輸、高速數字數據傳輸等。晶振的負載電容晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。應用時一般在給出負載電容值四周調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。晶振的負載電容=(Cd*Cg)/(Cd+Cg)+Cic+C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic(集成電路內部電容)+C(PCB上電容).就是說負載電容15pf的話，兩邊個接27pf的差不多了，

4、一般a為6.513.5pF各種規律芯片的晶振引腳可以等效為電容三點式振蕩器. 晶振引腳的內部通常是一個反相器, 或者是奇數個反相器串聯. 在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接, 對于 CMOS 芯片通常是數 M 到數十 M 歐之間. 許多芯片的引腳內部已經包含了這個電阻, 引腳外部就不用接了. 這個電阻是為了使反相器在振蕩初始時處與線性狀態, 反相器就猶如一個有很大增益的放大器, 以便于起振. 石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個并聯諧振回路, 振蕩頻率應當是石英晶體的并聯諧振頻率. 晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接

5、地點就是分壓點. 以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出是反相的, 但從并聯諧振回路即石英晶體兩端來看, 形成一個正反饋以保證電路持續振蕩. 在芯片設計時, 這兩個電容就已經形成了, 一般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不肯定適合很寬的頻率范圍. 外接時大約是數 PF 到數十 PF, 依頻率和石英晶體的特性而定. 需要留意的是: 這兩個電容串聯的值是并聯在諧振回路上的, 會影響振蕩頻率. 當兩個電容量相等時, 反饋系數是 0.5, 一般是可以滿意振蕩條件的, 但假如不易起振或振蕩不穩定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量.設計考慮事項：1.使晶振、外部電容器(假如有)與 IC之間的信號線盡可能保持最短。當特別低的電流通過IC晶振振蕩器時，假如線路太長，會使它對 EMC、ESD 與串擾產生特別敏感的影響。而且長線路還會給振蕩器增加寄生電容。2.盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。3.當心晶振和地的走線4.將晶振外殼接地假如實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在放射接收電路上會使晶振的振