1、高速單片機硬件關鍵參數設計概述引言 ?隨著單片機的頻率和集成度、單位面積的功率及數字信號速度的不斷提高，而信號的幅度卻不斷降低，原先設計好的、使用很穩定的單片機系統，現在可能出現莫名其妙的錯誤，分析原因，又找不出問題所在。另外，由于市場的需求，產品需要采用高速單片機來實現，設計人員如何快速掌握高速設計呢 ? 硬件設計包括邏輯設計和可靠性的設計。邏輯設計實現功能。硬件設計工程師可以直接通過驗證功能是否實現，來判定是否滿足需求。這方面的引 言?隨著單片機的頻率和集成度、單位面積的功率及數字信號速度的不斷提高，而信號的幅度卻不斷降低，原先設計好的、使用很穩定的單片機系統，現在可能出現莫名其妙的錯誤，

2、分析原因，又找不出問題所在。另外，由于市場的需求，產品需要采用高速單片機來實現，設計人員如何快速掌握高速設計呢 ?硬件設計包括邏輯設計和可靠性的設計。邏輯設計實現功能。硬件設計工程師可以直接通過驗證功能是否實現，來判定是否滿足需求。這方面的資料相當多，這里就不敘述了。硬件可靠性設計，主要表現在電氣、熱等關鍵參數上。我將這些歸納為特性阻抗、 SI 、 PI 、EMC、熱設計等 5 個部分。1 特性阻抗近年來，在數字信號速度日漸增快的情況下，在印制板的布線時，還應考慮電磁波和有關方波傳播的問題。這樣，原來簡單的導線，逐漸轉變成高頻與高速類的復雜傳輸線了。在高頻情況下，印制板（ PCB）上傳輸信號的

3、銅導線可被視為由一連串等效 電阻及一并聯 電感所組合而成的傳導線路，如圖 1 所示。只考慮雜散分布的串聯電感和并聯 電容的效應，會得到以下公式：式中 Z0 即特性阻抗，單位為。PCB的特性阻抗 Z0 與 PCB設計中布局和走線方式密切相關。影響 PCB走線特性阻抗的因素主要有：銅線的寬度和厚度、介質的介電常數和厚度、焊盤的厚度、地線的路徑、周邊的走線等。在 PCB的特性阻抗設計中，微帶線結構是最受歡迎的，因而得到最廣泛的推廣與應用。最常使用的微帶線結構有 4 種：表面微帶線（ surfacemic rostrip）、嵌入式微帶線（ embedded microstrip）、帶狀線（ strip

4、line ）、雙帶線（ dual -stripline ）。下面只說明表面微帶線結構，它幾種可參考相關資料。表面微帶線模型結構如圖 2 所示。其Z0 的計算公式如下：對于差分信號，其特性阻抗Zdiff修正公式如下：公式中： PCB基材的介電常數；b PCB傳輸導線線寬；d1 PCB傳輸導線線厚；d2 PCB介質層厚度；D差分線對線邊沿之間的線距。從公式中可以看出，特性阻抗主要由、 b、 d1、d2 決定。通過控制以上 4 個參數，可以得到相應的特性阻抗。2 信號完整性（ SI ）SI 是指信號在電路中以正確的時序和電壓作出響應的能力。如果電路中的信號能夠以要求的時序、持續時間和電壓幅度到達 I

5、C，則該電路具有較好的信號完整性。反之，當信號不能正常響應時，就出現了信號完整性問題。從廣義上講，信號完整性問題主要表現為 5 個方面：延遲、 反射、串擾、同步切換噪聲和電磁兼容性。延遲是指信號在 PCB板的導線上以有限的速度傳輸，信號從發送端發出到達接收端，其間存在一個傳輸延遲。信號的延遲會對系統的時序產生影響。在高速數字系統中，傳輸延遲主要取決于導線的長度和導線周圍介質的介電常數。當 PCB板上導線 ( 高速數字系統中稱為傳輸線 ) 的特征阻抗與負載阻抗不匹配時，信號到達接收端后有一部分能量將沿著傳輸線反射回去，使信號波形發生畸變，甚至出現信號的過沖和下沖。如果信號在傳輸線上來回反射，就會產生振鈴和環繞振蕩。由于 PCB板上的任何兩個器件或導線之間都存在互容和互感，因此，當一個器件或一根導線上的信號發生變化時，其變化會通過互容和互感影響其它器件或導線，即串擾。串擾的強度取決于器件及導線的幾何尺寸和相互距離。信號質量表現為幾個方面。對于大家熟知的頻率、周期、占空