1、2015年全國大學生電子設計競賽數字頻率計（F題）【本科組】2015年8月15日摘要頻率計是數字電路中的一個典型應用，是計算機、通訊設備、音頻視頻等科研 生產領域不可缺少的測量儀器，頻率測量在科技研究和實際應用中的作用日益重 要。該系統由信號輸入電路、數據處理電路和顯示電路構成，可實現數字頻率計 的測頻率、周期、占空比、脈寬等各項功能。以FPGA為核心處理數據最更大程度 地提高了精度。經過綜合測評，發現該系統具有高分辨率、輸入頻率量程寬、測 量精度高和輸出穩定等特點。關鍵詞：FPGA頻率計 高精度 等精度 高帶寬AbstractFrequency meter is a typical appl

2、ication of digital circuit, computer, com muni cations equipme nt, audio,video, and other areas of the scie ntificresearchproduct ionin dispe nsablemeasuri ng in strume nt,the role offreque ncy measureme nt in scie nee and tech no logy research and practical applicationis in creas in gly systemcon s

3、ists of sig nal in put circuit, dataprocess ing circuit and display circuit, which can realize the digital freque ncy metermeasuri ng freque ncy, cycle, pulse rate, pulse width and so on various FPGA as thecore process ing improves the accuracy of data is the the comprehensive evaluation,found that

4、the system has highresoluti on, wide in put freque ncy ran ge, high measureme nt accuracy and stableoutput.Keywords：FPGA Frequency meter、High precision、equal precision、High ban dwidth第一章 設計任務與要求設計任務設計并制作一臺閘門時間為 1s 的數字頻率計。設計要求基本要求(1) 頻率和周期測量功能a. 被測信號為正弦波，頻率范圍為 1Hz10MHz ;b. 被測信號有效值電壓范圍為 50mV1V;C.測量相對誤

5、差的絕對值不大于 10-4。(2) 時間間隔測量功能a. 被測信號為方波，頻率范圍為 100Hz1MHz ;b. 被測信號峰峰值電壓范圍為 50mV1V;c. 被測時間間隔的范圍為口 s100ms;d 測量相對誤差的絕對值不大于 10-2。(3) 測量數據刷新時間不大于 2s,測量結果穩定，并能自動顯示單位。發揮部分(1) 頻率和周期測量的正弦信號頻率范圍為1Hz100MHz，其他要求同基本要求(1)和( 3)。(2) 頻率和周期測量時被測正弦信號的最小有效值電壓為10mV，其他要求同基本要求( 1 )和( 3)。(3) 增加脈沖信號占空比的測量功能，要求：a. 被測信號為矩形波，頻率范圍為

6、1Hz5MHz ;b. 被測信號峰峰值電壓范圍為 50mV1V;c. 被測脈沖信號占空比的范圍為 10%90%;d. 顯示的分辨率為%，測量相對誤差的絕對值不大于 10-2（4）其他（例如，進一步降低被測信號電壓的幅度等）。第二章方案討論與選擇方案設計方案一本方案以單片機為核心，實現波形數據的分析與顯示。先將被測信號進行整形 放大，把被測的正弦波整形為矩形波。然后經過分頻電路之后，再利用單片機的 計數器和定時器的功能對被測信號進行計數。編寫相應的程序可以使單片機自動 調節測量的量程，并把測出的頻率數據送到顯示電路顯示。該方案雖然程序編寫 較為簡單但是整體上模塊漸多。流程框圖如下。方案二采用基于

7、FPGA的SOPQ可編輯片上系統）技術，實現波形數據的分析與顯示。在前置放大整形模塊對信號進行放大整形之后輸入到FPGA主控板之中，由FPGA主控板實現數據處理和數據輸出的功能。穩壓電源模塊為兩個放大整形模塊和FPGA主控板供電。 基于SOPC的特點， 這種方法除了放大整形模塊外， 可以把其余 部全部集合在一片FPGA主控板上，使整體的體積大大減少的同時還提高了穩定性， 測頻精度高，測頻范圍大，調試方便。流程框圖如下。方案選擇經過綜合考慮，方案二相對于方案一來說，程序編寫靈活度高，整體結構簡潔, 相對容易達到設計要求，且精度高，調試方便，所以我們選擇了方案二。第三章理論分析與計算總體分析數字頻

8、率計由以下幾個模塊構成：（1）輸入模塊：對輸入信號的波形進行整形放大，以適合于計數器的工作。（2）計數器：累計輸入脈沖的個數，并將結果用十進制數字顯示。（3）時間基準：對晶體振蕩器產生的標準頻率經過分頻和倍頻，產生閘門時間和 標準信號。（4）鎖存器：鎖存信號以便做后續操作。（5）處理與分析模塊：對整形之后的數據進行控制和分析。（6）顯示模塊：輸出顯示被測信號的數據。各項被測參數等精度測量的原理：等精度測量的一個最大的特點是測量的實際門控時間不是一個固定值， 而是 個與被測信號有關的值，且是被測信號的整數倍，即與被測信號同步。因此，避 免了對被測信號計數所產生1個字誤差，并且達到了在整個測試頻段

9、的等精度測 量。在計數允許的時間內，同時對標準信號和被測信號進行技術，再通過數學公 式推導出被測信號的頻率。等精度測量的實現我們以被測信號的上升沿作為開啟閘門和關閉閘門的驅動信號， 只有在被測信 號的上升沿才將預置閘門的狀態鎖存，因此在實際閘門Tx內被測信號的個數就能 保證整數個周期，這樣就避免被測信號的1的誤差， 但會產生高頻的標準頻率信 號的1周期誤差，由于標準頻率f0的頻率遠高于被測信號，因此它產生的1周期誤差對測量精度的影響有限，可以大大提高測量精度。預置閘門信號是由FPGA的定時模塊產生，這里選擇預置閘門信號的時間長度為1s。測量時，由FPGA的定時模塊產生預置閘門信號，啟動FPGA

10、內的2個計數器，分別對被測信號和 基準信號計數。首先給出閘門開啟信號（預置閘門上升沿）?,此時計數器并不會馬上 開始計數,?而是等到被測信號的上升沿到來時,?計數器才真正開始計數。然后預置 閘門關閉信號（下降沿）?到來時,計數器并不立即停止計數,而是等到被測信號的上 升沿到來時才結束計數,完成1?次測量過程。?（1） 頻率的計算：若在一次實際閘門時間Tx中,標準信號與被測信號的脈沖個數分別記為NO和Nx,則fx （Nx/ NO）/ fO其中fO為標準信號的頻率。（2） 周期的計算：用1/T代替上式中的f即可得到周期計算公式（TO是標準頻率的周期）：Tx （NO/ Nx）TO（3） 占空比的計算

11、：因為占空比即被測信號正脈沖的持續時間T1與脈沖總周期TX的比值，所以 可以設一個周期內的正脈沖的時間為T1，則我們所求的占空比計算公式為：T1/Tx。4)時間間隔測量：當第一個脈沖上升沿到來時開始計數， 第二個上升沿到來時計數停止， 時間差為t， 間隔時間為t/T0等精度數字頻率計誤差分析若被測頻率為fx，設其真實值為ft，在一次測量中，計數的起停是由被測頻 率的上升沿決定的，因此在T時間內對被測信號的脈沖個數Nx的計數是無誤差的, 而在此時間內對標準信號脈沖個數N0的計數與Nx的值最多相差一個脈沖，即得：ft / ft N/NO。又因為 小=1，所以 ft / ft此可得出結論就是標準頻率

12、越大，誤差越小。寬帶通道放大器分析題目要求所需的寬帶為1 Hz 1 OOMHz，因此我們選用增益帶寬積較大的三極 管對輸入信號的電壓進行放大，同時為了減少對上一級電路的影響，盡量增大輸 入阻抗。提高儀器靈敏度的措施(1) 輸入電路的輸出采用高速PNP開關管-2N5771,其可以輸出最小周期為15ns的脈沖。(2) 采用了ALTERA公司CYCLONEW系列的FPGA，并行執行程序，且具有90ns的讀寫速度，保證了數據的及時處理與反饋。(3)FPGA的程序采用速度優化，最大程度減少了運算時間。AN=1，貝U可得至 U：ft / Nx fO/(NON)。又因為 ft / ft (ft fx)/ f

13、t，所以可1/NO，而 NO T* fO。因圖1高低頻切換圖2.帶通第四章 硬件電路與程序設計硬件電路系統硬件結構圖如下:前置信號輸入電路高低頻切換該電路的功能通過繼電器來實現，100KH作為臨界值，當輸入頻率小于100KHZ寸，繼電器不工作，否則工作，可以提高高頻率的精度值，女口 圖1。帶通限制與保護電路該電路可將頻率帶通限制在1HZ-100MHN間。同時增加了幅度保護電路，當三極管基級電壓大時，三極管導通接地，保護電路， 如圖2。輸入輸入放大電路將電壓信號放大，通過滑動變阻器還可以選擇最佳線性放大工作 點，獲得最大的頻率寬度，如圖3。波形轉換電路通過MC10H116FN將上級輸入的壓差逐步

14、放大到約來控制 輸出電路的三極管導通與截止，如圖4。圖3.放大電路圖4.波形轉換電路輸出電路通過的壓降差控制兩個三極管的通斷輸出高低電平，將ECL電平 轉換為TTL電平，供FPGA處理數據時識別。主控FPGA主控FPGA主芯片采用ALTERA公司CYCLONE系列的EP4CE6F17C8N采用并 行FLASH芯片AM29LV320B容量4MBYTE90NS讀寫速度；采用128MBIT高速SDRAM,K4S281632大儲存容量；采用大容量配置芯片EPCS16系統時鐘為50M顯示模塊用TTL液晶顯示，可以清晰顯示所測數據。電源模塊選用一般的穩壓電路方案，采用LM7805將輸入電壓轉化為相對穩定的

15、5V的電 壓。經過測試發現紋波較小，符合我們設計的要求。程序設計FPGA處理數據程序框圖閘門第五章測試方案與結果測試方案與測試結果測試方案測試儀器：信號發生器：安捷倫示波器：安捷倫DSO-X-2022A萬用表：安捷倫34401A測試結果頻率測試數據：正弦波輸入頻率通道 A 測試結果通道 B 測試結果輸入頻率通道 A 測試結果通道 B 測試結果1HZ5HZ門控電路計數器33522、AFG3101100HZ555HZ1KHZ10KHZ100KHZ687KHZ5MHZ10MHZ15MHZ25MHZ55MHZ65MHZ88MHZ95MHZ100MHZ110MHZ周期測試數據：正弦波輸入頻率通道 A 測

16、試結果通道 B 測試結果輸入頻率通道 A 測試結果通道 B 測試結果1HZ5HZ100HZ555HZ1KHZ10KHZ10KHZ10KHZ100KHZ687KHZ5MHZ10MHZ15MHZ25MHZ40MHZ55MHZ65MHZ88MHZ95MHZ100MHZ110MHZ有效值測試數據:輸入電壓通道A測試結 果 通道B測試結 果輸入電壓通道A測試結 果 通道B測試結 果45MV50MV80MV100MV200MV330MV525MV760MV800MV900MV1V峰-峰值測試數據:輸入電壓通道A測試結 果 通道B測試結 果輸入電壓通道A測試結 果 通道B測試結 果45MV45MV45MV5

17、0MV50MV50MV80MV80MV80MV100MV100MV100MV200MV200MV200MV330MV330MV330MV525MV525MV525MV760MV760MV760MV800MV800MV800MV900MV900MV900MV1V1V1V時間間隔測試:矩形波占空比測試結果:輸入頻率通道A測試結 果 通道B測試結 果輸入頻率通道A測試結 果 通道B測試結 果1HZ5HZ100HZ555HZ1KHZ10KHZ100KHZ687KHZ5MHZ10MHZ占空比范圍測試結果:占空比通道 A 測試結果通道 B 測試結果輸入頻率通道 A 測試結 果通道 B 測試結果10%1HZ

18、15%100HZ36%1KHZ50%80KHZ70%687KHZ86%5MHZ測試結果分析經過綜合測試，設計的頻率計體積小，功耗低，稍加修改就可以改變數字頻率 計測量范圍，擁有較高的整體性能和可靠性。可以實現各基本功能，有高分辨率、 輸入頻率量程寬、測量精度高和輸出穩定等特點。參考文獻1康華光電子技術基礎（模擬部分）M.武漢：高等教育出版社2、韓冰.FPGA設計技巧與案例開發詳解M.北京：電子工業出版社.3、 清源科技.Protel99se電路原理圖與PCB設計及仿真M.北京：機械工業出版 社4、 閻石.數字電子技術基礎（第五版）M.北京：高等教育出版社5、李云鵬,王思明.基于FPGA勺等精度頻率計設計J.電子元件應用6、楊守良.基于FPGA勺數字頻率計的設計和實現J.現代電子技術7、 周小仨.基于EDA技術的頻率計系統研究與設計J.中外企業文化8陳云路，吳欽木數字頻率計設計J.現代機械C1907 SST5485 BF970 MC10H116FNG2N57712、輸入電路圖3、FPGA頂層設計圖pl 12unckO frequency: 24.000