1、等精度頻率計。測頻模塊的片外輸入采作者：孫林軍 楊招弟 任戰濤 指導老師：馮杰（黃岡師范學院 物理科學于技術學院 孫林軍 楊招弟 任戰濤 黃岡 438000）摘機和FPGA構成的最小系統為核心,以89C52單片機作為控制中心，匯編語言編程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL語言編程， 內設雙向口，等精度測頻模塊，鍵盤編碼掃描模塊等。測頻模塊的片外輸入采作者：孫林軍 楊招弟 任戰濤 指導老師：馮杰（黃岡師范學院 物理科學于技術學院 孫林軍 楊招弟 任戰濤 黃岡 438000）摘要：本設計以單片機和FPGA構成的最小系統為核心,以89C52

2、單片機作為控制中心，匯編語言編程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL語言編程， 內設雙向口，等精度測頻模塊，鍵盤編碼掃描模塊等。測頻模塊的片外輸入采作者：孫林軍 楊招弟 任戰濤 指導老師：馮杰（黃岡師范學院 物理科學于技術學院 孫林軍 楊招弟 任戰濤 黃岡 438000）摘要：本設計以單片機和FPGA構成的最小系統為核心,以89C52單片機作為控制中心，匯編語言編程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL語言編程， 內設雙向口，等精度測頻模塊，鍵盤編碼掃描模塊等。測頻模塊的片外輸入采

3、作者：孫林軍 楊招弟 任戰濤 指導老師：馮杰（黃岡師范學院 物理科學于技術學院 孫林軍 楊招弟 任戰濤 黃岡 438000）摘要：本設計以單片機和FPGA構成的最小系統為核心,以89C52單片機作為控制中心，匯編語言編程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL語言編程， 內設雙向口，等精度測頻模塊，鍵盤編碼掃描模塊等。測頻模塊的片外輸入采用帶寬運放OPA637放大，并使用TL3116 和 LM311構建遲滯比較器整形為方波信號送入FPGA內由可編程邏輯組建的測頻單元運算；顯示采用TC6963C控制液晶顯示模塊；等精度測量法。工作電路板使用8

4、051&FPGA 板。結果表明各項功能均達到要求，具有低功耗的特點。關鍵字： 等精度測量 程控放大 周期測量 一 方案設計 1.設計方案論證將信號比較整形為等頻率的方波，再送入 FPGA內進行頻率測量。 方案一：直接測頻法。在確定的閘門時間內，利用計數器記錄待測信號通過 的周期數，從而計算出待測信號的頻率。此方案對低頻信號測量的精度很低，較 適合于高頻信號的測量。 方案二：測周法。以待測信號為門限，記錄在此門限內的高頻標準時鐘的數 量，從而計算出待測信號的頻率。但被測信號頻率過高時，由于測量時間不足會存在精度不夠的問題，此方案適于低頻信號的測量。 方案三：等精度測頻法。其精確門限由被測

5、信號和預制門控制共同控制，測量精度與被測信號的頻率無關，只與基準信號的頻率和穩定度有關，因此可以保證在整個測量頻段內測量精度不變。因此我們選取方案三。 2系統方案設計 在本設計中，單片機的所有控制信號及數據接受和發送都是通過FPGA完成的，因此首先在FPGA內通過兩片74373鎖存芯片構成雙向口電路，為兩者搭建信號通道。 根據題目要求，頻率測量范圍要求從1赫茲到35兆赫茲，采用分段處理的方法， 對高低頻分別采用不同的比較整形電路。FPGA內部特別設計乘法器與除法器。被測頻率信號與100M時鐘信號（40M標準時鐘信號倍頻后所得）計數所得的兩路32位數據，經過乘除法運算后，將最終獲得的被測信號的頻

6、率值送入單片機內 ，單片機控制液晶顯示器顯示。系統方框圖：二 理論分析：2.1 等精度測頻率在測量過程中，被測信號與使能信號接入一個D觸發器，此時使能信號功能相當于一個閘門，控制計數器的開始。同時將被測信號與閘門信號一同進入計數器。當被測信號的第一個上升沿脈沖來時，閘門信號也為上升沿，從而開始計數，當使能信號變為跳變為低電平的時刻，此時被測信號的上升沿控制閘門信號跳變為低電平，這樣就保證了閘門信號內所計數是被測信號周期的整數倍。對被測信號頻率的計算公式： Fsin=Na*Fs/Nb Fsin：被測信號頻率，Na:被測信號所得頻率計數，Fs：100M ，Nb：標準時鐘信號所得頻率計數。由于閘門信

7、號時間長正好是被測信號周期的整數倍，所以Na不存在誤差，而Nb存在+1.-1的誤差，因此系統的相對誤差為：當T1s，Fs=100M時Fsin1/100000000HZ;符合題目要求。但是當低頻段的頻率低于閘門信號頻率時則無法計算出頻率。 2.2等精度測周期在測量周期的時候，首先將時間單位設置為納秒輸出，這樣，根據計算公式Tsin=1/Fsin=Nb/Na*10(ns),可在乘法器，除法器鏈接一個選擇輸出電路。完成由頻率到周期的轉換。三電路與程序設計一 電路設計電路設計包括六個主要部分：程控放大電路，比較整形電路，雙向口電路，等精度測量，計算器，按鍵編碼及掃描電路。1.程控放大電路為了檢測有效值

8、為0.005V-5V信號的頻率（即Vp-p范圍0.014V-14V），而高頻比較器TL3116能檢測的最小信號幅度Vp-p=0.8V，因次需要對信號程控放大，當測得信號的幅度Vp-p<0.1V是，設定放大倍數為120倍，當0.1<Vp-p<1V時，設定放大倍數為20倍，當Vp-p>1V時設定放大倍數為1倍。以MAX309為模擬開關，用OPA637接成一級同相放大器進行10倍增益放大，用兩級OPA637級聯進行120倍放大。原理圖如下： 2.比較整形電路由于在測頻率及周期部分沒有寬帶有1HZ-35MHZ的比較器，所以采用分段處理的方法實現整個頻帶的測量。為了防止干擾的誤翻

9、轉，我們采用了帶正反饋的滯回比較電路。在反向輸入時，其正向閾值電壓 ，對應比較后信號的下降沿。負向閾值電平為0V，對應于比較后信號的上升沿。故輸出信號的上升沿仍需過零比較。其原理圖如下： 3.雙向口電路在本設計方案的硬件電路板中，由于單片機并沒有直接與鍵盤，液晶顯示，外界擴展芯片等器件相連接，而是將所有連線均與FPGA連通，單片機不能直接控制這些器件，因此有必要構建雙向口電路。FPGA內部的雙向口電路有兩片74373鎖存芯片構成，當單片機進行讀操作時，片選信號選通控制讀入的74373芯片，未被選通的另外一塊74373芯片則阻止數據的寫入。電路原理圖如下： 雙向口電路原理圖 4.鍵盤編碼及掃描電

10、路 鍵盤電路控制3*6矩陣鍵盤，3個特殊功能鍵及三個撥動開關。鍵盤控制電路的內部時鐘頻率需要較低，因此首先要將標準時鐘做20000分頻后，再作為其時鐘信號。當有按鍵按下時，進入讀按鍵中斷程序，單片機控制片選按鍵掃描電路并編碼所需各路高低電平輸入該掃描模塊，掃描電路接受數據并編碼對照，將確定后的按鍵代碼輸出并發出中斷信號以便做下一步處理。電路原理圖如下： 按鍵編碼及掃描電路 5.等精度測量模塊等精度測量過程是將被測信號與40M標準時鐘信號同時輸入該模塊，在閘門信號內同時對被測頻率與標準時鐘信號計數。閘門信號是用于保證被測頻率從其輸入的第一個上升沿開始，最后一個脈沖的下一個上升沿結束。將兩個計數結

11、果分別以64路二進制數輸出，其中高32位為被測信號的計數結果，低32位是40M標準時鐘信號的計數結果。電路原理圖： 等精度測量模塊 6.計算器計算器的主要構成是乘法器，除法器及數據切換單元，數據切換單元用于選擇計算頻率或周期，當輸入信號f為高電平是計算器給出頻率計算結果，當f為低電平時計算器給出周期的計算結果。原理圖如下所示：二程序設計程序設計部分包括單片機功能控制和FPGA數據處理，單片機通過鍵盤對FPGA進行控制，實現對輸入信號的頻率測量，閘門信號的產生，鍵盤按鍵的確定，存儲及液晶的顯示。單片機作為整體控制部分，主要進行供能性控制與設置，并通過液晶顯示器構成人機交互界面；FPGA作為數據部

12、分的邏輯控制，主要進行數據的采集與處理，其重點部分包括等精度測頻，鍵盤編碼及掃描，時鐘控制，數據存儲，數據回放，數據運算等。軟件流程圖如下： 四測試結果與誤差分析一測試方法及數據1.測頻，測相輸入信號頻率范圍測試由函數發生器產生一個頻率Vrms=1.5V的正弦信號，改變信號頻率。2. 測頻，測周輸入信號幅度范圍測試由函數發生器分別產生F=1HZ。10MHZ的正弦信號，改變信號毆打幅度。表1 輸入信號頻率范圍測試數據頻率真實值1HZ1KHZ100KHZ1MHZ35MHZ測試值（HZ） 誤差表2 輸入信號幅度范圍測試數據幅度有效值1HZ1KHZ100KHZ1MHZ35MHZ 誤差2 誤差分析 頻率

13、測量采用等精度測頻法，計算在精確門限內的高頻標準脈沖個數和待測信號的周期數。對于高頻標準脈沖的計數可能會產生±1的誤差。但是由于我們采用 100M 的高頻脈沖，在閘門時間為 1s 的情況下，根據公式(1),誤差可以控制在以內，甚至達到 。實際上，我們測試的結果也證實了這一點。 三改進措施 在單片機的運算能力范圍內，使用頻率更高的晶振，可以減小系統誤差。 在小信號測量時，采用一定的數字信號處理技術，如進行軟件濾波等，可以降低外界環境對小信號的干擾對測量的影響。 用一級儀器放大器對小信號進行處理，儀器放大器的共模抑制比很高，對于小信號處理效果很好。這樣改進，可以再度降低被測信號的幅度。

14、五附錄硬件電路板構成：該板主要包括電源輸入、單片機、FPGA、FPGA 配置芯片、RS232 接口、JTAG 接口、RAM、外圍接口、鍵盤和液晶顯示模塊。電路板示意圖如下：說明：上圖中FPGA 配置芯片,62256,電源電路三個模塊，在實際電路板上都在點陣顯器下方，板上的40MHz 時鐘由有源晶振提供，晶振在板的背面。8051&FPGA 板的電源由專用9V 電源供給， 板上FPGA 的電源分別為3.3V 和1.5V，是用專用電源芯片轉換得到，同時還轉換得到5V 電源供單片機和輸出用，電源的輸入電流最大3A，但不應小于2A,因為大容量的FPGA 在大負荷和資源使用較多時需要的電流較大。使

15、用的單片機只需要與8051 的管腳完全兼容的單片機就可以，例如89 系列、87 系列等。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，FPGA 配置芯片為Altera 公司的EPCS1。該板上的時鐘信號有兩個，一個是22.1184MHz 的時鐘源，用于單片機；另一個是40MHz 的時鐘源，這一頻率可通過分頻得到低頻率時鐘，也可通過FPGA上自帶的數字鎖相環倍頻得到高頻率時鐘。下載接口（JTAG 和AS）主要是為了給FPGA 主芯片進行在系統配置以及給FPGA 配置芯片進行在系統編程。板上的FPGA 主芯片EP1C6Q240 采用JTAG 接口進行數據配置，配置芯片EPCS1 采用AS 接口進