1、電工電子技術課程設計題目 ：轉速測量顯示邏輯電路設計班級 ：09無非一班 學號 ：200910210140 姓名 : 王娟麗 指導 : 魯老師 時間 : 2011.6.10 景德鎮陶瓷學院電工電子技術課程設計任務書姓名 _王娟麗_    班級 _09無非一班_         指導老師 魯老師       題目: 轉速測量顯示邏輯電路設計課題的任務和要求1.分析電路由幾個部分組成，并用方

2、框圖對它進行整體描述；2.畫出對應的單元電路，分析電路原理、元件參數、所起的作用、以及與其他部分電路的關系等等；3.用簡單的電路圖繪圖軟件繪出整體電路圖;4.對整體電路原理進行完整功能描述；5.列出標準的元件清單；6.測速顯示范圍為09999轉/分。7.單位時間選為一分鐘，且有數字顯示。8.轉速顯示是前一分鐘轉速測量的結果，或者數字連續顯示計數過程，并將每分 鐘最后時刻的數字保持顯示一個給定時間，例如5秒或10秒，而后再重復前述過程。設計步驟 1.查找和閱讀又關資料2.進行總體方案設計與論證，畫框圖；3.進行單元電路的設計；4.元器件選擇與參數計算；5.用四號圖紙繪制原理圖；6.撰寫設計說明書

3、;7.寫心得體會；參 考文獻【1】秦曾煌.電工學簡明教程，2版.北京：高等教育出版社，2007(6).【2】任致程.新編實用電工電路300例，1版.北京：機械工業出版社，2006(10).【3】齊寶林.電工快速識圖，1版.福州：福建科學技術出版社，2005（1）.【4】劉建 河北建筑工程學院報 2008。目錄1. 總體方案與原理說明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42. 信號拾取與整形電路. . . . . . . . . . . . . . . . . . . . . . . . . .

4、. . . . . . . . .53. 計數電路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64. 鎖存電路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75. 譯碼顯示電路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5、. . 86. 總體電路原理相關說明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117. 總體電路原理圖. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128. 元件清單；. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139. 參考文獻. . . . . . . . . . . . . . .

6、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1410. 設計心得體會. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151總體方案與原理說明 速的測量應用面很廣， 改進其精確度和可靠性非常必要，為了能方便的對電機進行控制、監視、調速，有必要對電機的轉速進行測量，從而提高自動化程度。同時電路能擴展其應用功能，具有測量頻率的功能，因此對電路提出以下基本要求：對電機轉速進行測量，并數字顯示，采樣單位為每秒幾轉/每分鐘60N轉。

7、 電機轉速一般每秒不超過100轉，采用2位十進制已經足夠（既2個數碼管），但是考慮到此電路有其他用途，所以仍采用四位數碼管，最大可以計數4位十進制，同時可以升級為頻率計使用。設計思路：在轉軸上套裝一圓盤，圓盤有空孔，反射器和感應器在上下兩邊，在遮光處感應器接受不到信號，讀數為零，待轉到空孔處時，感應器接收到光信號，再轉化成電信號，儲存起來，計數為1.。裝置有整形電路，計數器，鎖存器，譯碼器，顯示電路，時鐘電路，單穩態電路。原理框圖：譯碼器鎖存器計數器整形電路單穩態時鐘電路顯示電路2. 信號拾取與整形（整形電路）信號拾取基本原理圖如下：電路核心由一個光電開關管組成，平時電機轉輪靜止，發光二極管所

8、發出的光被輪子擋住，所以接收管處于截止狀態，1端為高電平。當電機轉動一圈，會使接收管導通一次，1端輸出一個低電平，1端波形為：波形處理電路有一個施密特觸發器組成，如上圖。當輸入電壓逐步升高時，致使VI>施密特上VT+，內部觸發器發生翻轉。當VI逐步下降時，致使VI<VT-，電路再次發生翻轉，通常VT+>VT-。所以只要VI<VT-電路就能穩定在低電平，VI>VT+電路就穩定在高電平，這樣就有效的防止了雜波的干擾，并使輸出得到矩形脈沖，符合了下級計數的需求。典型的施密特其工作波形如下：本施密特觸發器選用40106，管腳如下，可以看出內部含有六路同樣的施密特觸發器，我

9、們只使用其中一組3、計數電路（計數器）本電路采用四個同步計數器接成串行工作方式，查數字電路產品資料后，準備采用CD4518，管腳如下圖與其工作波形如下：輸入輸出波形CD4518管腳從4518應用手冊給出的真值表看出，CD4518有兩個時鐘輸入端CP和EN（ENABLE A或B），若用時鐘上升沿觸發，信號從CP端輸入，此時EN端接高電平“1”，若用時鐘下降沿觸發，信號從EN端輸入，此時CP端應接低電平“0”，不僅如此，清零端（RESET）也應該保持低電平“0”， 只有滿足了這些條件，電路才會處于計數狀態 CD4518真值表我們還從真值表里可以得出，利用EN端下降沿觸發的特點組成N位十進制計數器。

10、從波形分析，當輸入端的計數脈沖到第10個時，電路自動復位0000狀態，因為4518沒有進位功能的引腳，所以應該充分利用第6或14腳輸出脈沖的下降沿，利用該脈沖和EN端相連，就可以實現電路進位的功能，根據分析結果，電路設計如下：計數脈沖另外從4518波形參數表可查其RESET端所需的清零電平寬度在VDD=5V時應該大于250ns，既清零信號寬度應至少大于250ns才能有效的將計數器清零，從測量的準確度要求來看，250ns周期，率f=1/=1/250=4M，遠遠大于我們所測量的頻率最高值10KH，所以我們至少可以將其運用與小于M級別頻率的測量。4. 鎖存電路（鎖存器）：鎖存集成有電平和邊沿觸發之分

11、，設計時要充分考慮進去，內部構造大都采用D觸發器形式，查閱數據集成資料并，發現8D鎖存器74LS324正適合要求，這款集成多在計算機電路中運用，而且容易購買，此集成為20腳封裝，內部有8個D鎖存器，采用兩個這樣的集成便可以實現4位10進制的的數據傳輸，它以上升沿作為CP端（即CLK）的有效觸發，將8個D輸入同時打到輸出Q端，在輸出端加有三態驅動，其內部其管腳排列如下右內部 從此集成參數和真值表（如下），在其（1）腳使能端加上低電平才能有效得使輸出端得到所需的數據，其他狀態不傳送數據，也可從上圖分析此（1）腳是控制三態門的，相當于電路的通斷開關，只有接低電平，電路才能正常工作。左圖可知在滿足了O

12、E端低電平的條件下，只有在CP端的上沿到來時間才能使Q端有效翻轉，達到我們預期設計所需要的邊沿觸發的要求。但從時鐘的角度出發，對374的邊沿特性仍然有要求，否則在鎖存未穩定前就將計數器清零勢必造成顯示的錯誤。我們從374應用手冊中給出的數據中可知，在cp端的上升沿到來時，從Q端輸出延時有1528ns，數據和波形分別如下：時隙極限(ns)測試環境minmaxTplhTphl15192828CL=45pfRL=667因此從CP端的上沿到達時既超過1 .3V電壓時，可以使Q端翻轉，只要在此時間內計數器不清零就可以使電路正常工作，時鐘設計時就可以此為依據。5、譯碼顯示電路（譯碼器、顯示電路）電源負端數

13、碼管的外形尺寸和內部構造如圖所示，王娟麗a b c d e f g dp/ / / / /1 2 3 4 5 E D C dp / / / / / /10 9 8 7 6 G F A B主要參數如下：1.6V4.2V；功耗400mW，工作電流10mA；分共陽共陰兩種極性，本電路選用共陰。其引腳按頂視圖的（1）腳開始，順時針讀數，（3）腳和（8）腳為公共腳，其中（5）腳為小數點，本電路不做連接。引腳分別如下：數碼管與配套的驅動集成器件一起工作，通常稱為段譯碼器。管腳排列如下：集成從（2）（5）腳依次輸入二進制BCD碼的高位到低位，（9）腳15腳輸出點燃數碼管所需要的二進制電壓，(1)端為瑣存控制

14、，（7）端位消隱端，（6）端為L6CD用。同時，從原先的設計思路出發，（1）腳鎖存端不使用，再結合其真值表，（1）腳需接高電平，而（6）、（7）均需接底電平，滿足此要求才能正常工作。譯瑪器和數碼管工作的方式一般有動態掃描和靜態驅動兩種，前著電路工作原理較為復雜，數碼管處于連續依次被點燃狀態，利用人眼視覺惰性產生數字顯示靜態的效果，通常只用兩塊集成就可以完成譯碼和顯示的工作。根據管腳分布和譯碼參數及管腳分布，電路設計如下：時鐘電路及波形設計根據以上各電路功能模塊的需求，時鐘電路總共需要產生兩路輸出信號，一路是頻率為1秒的標準矩形脈沖，利用其上沿對鎖存器進行鎖存，另一路是計數器的清零脈沖，要求脈沖

15、寬度250ns才可以有效得將計數器清零，頻率仍然是1秒。而且在鎖存以后才可以對計數器進行清零，考慮到鎖存在25ns之內完成工作，所以只要電路調試得當，無須再加延時電路，而且從上面設計的方框圖可知，矩形脈沖經過一個單穩態電路以后才產生清零脈沖，單穩態集成也存在不可人為的延時存在，所以電路可以正常工作。各部分設計如下：1） 時鐘產生電路對于2HZ的方波仍然無法讓電路正常工作，需要進行2分頻才能產生1秒的時鐘，因此本電路設計一個JK觸發器進行2分頻，分頻后的方波可以直接用來控制鎖存電路的工作。本電路采用CD4027作為2分頻的器件，其管腳分布為：從圖可知，內部含有兩套相同的JK觸發器，（1和（2）為

16、輸出端，（3）腳為前級時鐘輸入，（4）和（7）腳分別是更新和復位腳，本電路要將其接低電平，（5）和（6）腳為JK端，需接高電平。從（1）腳輸出的信號既是所需要的1HZ方波。單穩態設計4027第（3）腳輸出的方波仍然無法進行正常清零的工作，此腳需要接一單穩態處理后才能進行清零。單穩態電路輸出的波形寬度至少要達到250ns才能正常清零。查有關集成庫發現CD4528是一種雙可重觸發單穩態器件，它的管腳及真值表分別如下：CD4528里同樣有兩組單穩態電路，（1）和（2）是微分定時輸入，（3）腳是使能端，（4）和（5）組成與門電路，（5）腳與（4）腳反相，因為此電路只需要一只腳輸入端，我們使用（4）腳同

17、相端輸入，將（5）腳接高電平即可。（6）和（7）是輸出端。根據真值表，需要將第（3）腳即clear腳接高電平，電路接線如下：圖R3和C3組成微分定時，單穩態輸出波寬度為0.2*R3*C3*(VDD-VSS)，本電路由10K和0.01UF組成，輸出TW寬度為25us（標準值）,遠遠滿足計數器所需要的250ns的時間寬度。根據以上分析畫出時鐘電路總接線圖，如下所示：6、 總體電路原理相關說明 總體原理( 1 )機轉速的信號拾取元件，在電機的轉軸上安裝一圓盤，在圓盤上挖一小洞，小洞上下分別對應著光發射和光接受開關，圓盤轉動一圈既光電管導通一次，利用此信號做為脈沖計數所需。( 2 ) 計數脈沖通過計數

18、電路進行有效的計數，按照設計要求每一秒種都必須對計數器清零一次，因為電路實行秒更新，所以計數器到譯碼電路之間有鎖存電路，在計數器進行計數的過程中對上一次的數據進行鎖存顯示，這樣做不僅解決了數碼顯示的邏輯混亂，而且避免了數碼顯示的閃爍問題。（3）對于脈沖記數，有測周和測頻的方式。測周電路的測量精度主要受電路系統的脈沖產生電路的影響，對于低頻率信號，其精度較高。測頻電路其對于正負一的信號差比較敏感，對于低頻率信號的測量誤差較大，但是本電路仍然采用測頻方式，原因是本電路對于馬達電機轉速精度要求較低，本電路還有升級為頻率計使用，而測頻方式對高頻的精度還是很高的。（4）顯示電路采用靜態顯示方法，由于靜態

19、顯示易于制作和調試，原理也較簡單，所需元易于購買。7、總體電路原理圖8.元器件清單見下表。 器件名稱：用處及規格數量IC CD 40106整形1IC CD4518計數2IC 74LS374鎖存2IC CD4543譯碼4IC CD4060時鐘產生1IC CD40272分頻1IC CD4528單穩態1光電開關管1晶振32.768k1 LED數碼顯示4 除此外電容電組若干，供電電源等未列入清單。9.參考文獻【1】秦曾煌.電工學簡明教程，2版.北京：高等教育出版社，2007(6).【2】任致程.新編實用電工電路300例，1版.北京：機械工業出版社，2006(10).【3】齊寶林.電工快速識圖，1版.福州：福建科學技術出版社，2005（1）.【4】劉建 河北建筑工程學院報 2008。【5】秦曾煌；電工學簡明教程；高等教育出版社；2007.6【6】王澄非；電路與數字邏輯設計實踐；東南大學出版社；1999.10【7】李銀華；電子線路設計指導；北京航空航天大