1、第3章 Quartus II軟件及其使用2022年3月6日0時11分1第3章 Quartus II軟件及其使用3.1 Quartus的使用及設計流程的使用及設計流程 3.2 Quartus II設計正弦信號發生器設計正弦信號發生器 本章小結本章小結 第3章 Quartus II軟件及其使用2022年3月6日0時11分2Quartus是Altera公司推出的新一代開發軟件，適合于大規模邏輯電路設計。pQuartus軟件的設計流程概括為設計輸入設計輸入、設計編譯設計編譯、設計仿真設計仿真和設計下載設計下載等過程。pQuartus支持多種編輯輸入法，包括圖形編輯輸入法圖形編輯輸入法，VHDLVHDL

2、、VerilogVerilog HDL HDL和和AHDLAHDL的文本編輯輸入法的文本編輯輸入法，符號編輯輸符號編輯輸入法入法，以及內存編輯輸入法內存編輯輸入法。pQuartus與MATLAB和DSP Builder結合可以進行基于FPGA的DSP系統開發，是DSP硬件系統實現的關鍵EDA工具，與SOPC Builder結合，可實現SOPC系統開發。 3.1 Quartus3.1 Quartus II II的使用及設計流程的使用及設計流程 第3章 Quartus II軟件及其使用2022年3月6日0時11分33.1.1 Quartus II的圖形編輯輸入法在Quartus II平臺上，使用圖

3、形編輯輸入法設計電路的操作流程包括編輯、編譯、仿真和編程下載等基本過程。用Quartus II圖形編輯方式生成的圖形文件的擴展名為.gdf或.bdf。為了方便電路設計，設計者首先應當在計算機中建立自己的工程目錄，例如用myedamybdf文件夾存放設計.bdf文件，用myedamyvhdl文件夾存放設計.vhd文件等。 第3章 Quartus II軟件及其使用2022年3月6日0時11分41.1. 編輯設計文件編輯設計文件 圖3.1 Quartus II主窗口界面主窗口界面打打開開項項目目導導航航窗窗口口打打開開消消息息窗窗口口打打開開狀狀態態窗窗口口創創建建相相當當文文本本文文件件創創建建新

4、新的的圖圖形形文文件件創創建建新新的的符符號號文文件件創創建建新新的的內內存存文文件件創創建建新新的的波波形形文文件件打打開開改改變變設設置置窗窗口口開開始始編編譯譯開開始始仿仿真真打打開開編編程程器器窗窗口口第3章 Quartus II軟件及其使用2022年3月6日0時11分5填入項目所在的填入項目所在的文件夾名文件夾名填入頂層項目名填入頂層項目名填入底層項目名填入底層項目名(1)建立設計項目（Project） 執行File|New Project Wizard命令第3章 Quartus II軟件及其使用2022年3月6日0時11分6(2)進入圖形編輯方式 執行File|New命令 選擇 “

5、Block Diagram/Schematic File ” 方式圖3.3 編輯文件類型對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分7（3）選擇元件在原理圖編輯窗中的任何一個位置上雙擊鼠標的左鍵將跳出一個元件選擇窗。 圖圖2.6 半加器邏輯圖半加器邏輯圖=1&SOCOAB基本邏輯元件庫基本邏輯元件庫參數可設置的強函數元件庫參數可設置的強函數元件庫基本邏輯元件庫中的元件基本邏輯元件庫中的元件由此輸入所需要的元件名由此輸入所需要的元件名MAX+plus庫庫圖3.4 元件選擇對話框 第3章 Quartus II軟件及其使用2022年3月6日0時11分8圖3.5

6、一位全加器的圖形編輯文件（4）編輯圖形文件第3章 Quartus II軟件及其使用2022年3月6日0時11分92. 2. 編譯設計文件編譯設計文件1.在編譯設計文件前，應先選擇下載的目標芯片，否則系統將以默認的目標芯片為基礎完成設計文件的編譯。2.在Quartus II集成環境下，執行Assignments|Device命令，彈出器件選擇對話框的Family欄目中選擇目標芯片系列名，如FLEX10K，然后在Available devices欄目中用鼠標點黑選擇的目標芯片型號，如EPF10KLC84-4，選擇結束單擊OK按鍵。3.執行Pricessing|Start Compilation命令

7、，或者按“開始編譯”按鍵，即可進行編譯，編譯過程中的相關信息將在“消息窗口”中出現。 圖3.6 目標芯片選擇對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分103.3. 仿真設計文件仿真設計文件建立波形文件輸入信號節點設置波形參量編輯輸入信號波形文件存盤運行仿真器分析仿真波形等過程 （1）建立波形文件 執行File|New命令 在彈出編輯文件類型對話 框中，選擇Other Files中 的Vector Waveform File 單擊OK按鍵u 直接按主窗口上的“創建新的波形文件”按鈕，進入QuartusII波形編輯方式第3章 Quartus II軟件及其使用2022

8、年3月6日0時11分11（2）輸入信號節點l在波形編輯方式下，執行Edit|Insert Node or Bus命令l在波形文件編輯窗口的Name欄中點擊鼠標右鍵，在彈出的菜單中選擇“Insert Node or Bus”命令，即可彈出插入節點或總線(Insert Node or Bus)對話框 。 圖3.7 插入信號節點對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分12圖3.8 節點發現者對話框節點發現者對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分13（3）設置波形參量Quartus II默認的仿真時間域是100ns，如果需要更長時間

9、觀察仿真結果，可執行Edit|End Time選項，在彈出的End Time選擇窗中，選擇適當的仿真時間域。 圖3.9 設置仿真時間域對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分14（4）編輯輸入信號 為輸入信號a、b和cin編輯測試電平（5）波形文件存盤 執行“File”選項的“Save”命令，在彈出的“Save as” 對話框中直接按“OK”鍵即可完成波形文件的 存盤。在波形文件存盤操中，系統自動將波形文 件名設置 設計文件名同名，但文件類型.vwf。第3章 Quartus II軟件及其使用2022年3月6日0時11分15（6）運行仿真器執行Processin

10、g|Start Simulation命令單擊Start Simulation按鍵圖3.10 全加器的仿真波形第3章 Quartus II軟件及其使用2022年3月6日0時11分164. 4. 編程下載設計文件編程下載設計文件編程下載設計文件包括引腳鎖定和編程下載兩部分。（1）引腳鎖定 在目標芯片引腳鎖定前，需要確定使用的EDA硬件開發平臺及相應的工作模式。然后確定了設計電路的輸入和輸出端與目標芯片引腳的連接關系，再進行引腳鎖定。 第3章 Quartus II軟件及其使用2022年3月6日0時11分17執行Assignments|Assignments Editor命令或者直接單擊Assignm

11、ents Editor按鈕，在對話框的Category欄目選擇Pin項。 圖3.11 賦值編輯對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分18用鼠標雙擊Name欄目下的，在其下拉菜單中列出了設計電路的全部輸入和輸出端口名。用鼠標選擇其中的一個端口后，再用鼠標雙擊Location欄目下的，在其下拉菜單中列出了目標芯片全部可使用的I/O端口，然后用鼠標選擇其中的一個I/O端口。賦值編輯操作結束后，存盤并關閉此窗口，完成引腳鎖定。 鎖定引腳后還需要對設計文件重新編譯，產生設計電路的下載文件（.sof）。 第3章 Quartus II軟件及其使用2022年3月6日0時11

12、分19（2）編程下載設計文件 在編程下載設計文件之前，需要將硬件測試系統，通過計算機的并行打印機接口與計算機連接好，打開電源。首先設定編程方式。執行Tools|Programmer命令或者直接單擊Programmer按鈕，彈出所示的設置編程方式窗口。 開始編程按鍵開始編程按鍵添加文件按鍵添加文件按鍵選擇器件按鍵選擇器件按鍵圖3.12 設置編程方式窗口設置編程方式窗口第3章 Quartus II軟件及其使用2022年3月6日0時11分20（1）選擇下載文件 用鼠標點擊下載方式窗口左邊的Add File（添加文件）按鍵，在彈出的Select Programming File（選擇編程文件）的對話框

13、中，選擇全加器設計工程目錄下的下載文件Adder_1.sof。 圖3.13 選擇下載文件對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分21（2）設置硬件設置編程方式窗口中，點擊Hardwaresettings按鈕，在彈出的的Hardware Setup硬件設置對話框中Add Hardware按鍵，在彈出的Add Hardware的添加硬件對話框中選擇 ByteBlasterMV編程方式后單擊OK銨鈕。 圖3.14 硬件設置對話框第3章 Quartus II軟件及其使用2022年3月6日0時11分22圖3.15 添加硬件對話框（3）編程下載 執行Processing|

14、Stare Programming命令或者直接按Start Programming按鈕，即可實現設計電路到目標芯片的編程下載。 第3章 Quartus II軟件及其使用2022年3月6日0時11分233.1.2 Quartus II的文本編輯輸入法Quartus的文本編輯輸入法與圖形輸入法的設計步驟基本相同。n在設計電路時，首先要建立設計項目，然后在Quartus集成環境下，執行File|New命令，在彈出的編輯文件類型對話框，選擇VHDL File或Verilog HDL File，或者直接單擊主窗口上的“創建新的文本文件”按鈕，進入Quartus 文本編輯方式。n在文本編輯窗口中，完成VH

15、DL或Verilog HDL設計文件的編輯，然后再對設計文件進行編譯、仿真和下載操作。 第3章 Quartus II軟件及其使用2022年3月6日0時11分24圖3.16 文本編輯窗口第3章 Quartus II軟件及其使用2022年3月6日0時11分253.2 Quartus3.2 Quartus II II設計正弦信號發生器設計正弦信號發生器3.2.1 創建工程和編輯設計文件頂層文件SINGT.VHD在FPGA中實現，包含兩個部分：ROM的地址信號發生器(由5位計數器擔任)和正弦數據存儲ROM，ROM由LPM_ROM模塊構成。D/A輸出頻率f與地址發生器的時鐘CLK的輸入頻率f0、每周期的

16、波形數據點數(在此選擇64點)的關系是：f = f0 /64。 頂層 VHDL 設計文件 (SINGT.VHD) 5 位數據計數器 (地址發生器) 數據存儲 ROM (LPM_ROM 模塊) datarom.vhd 8 位 D/A 波形輸出 圖3.17 正弦信號發生器結構圖 第3章 Quartus II軟件及其使用2022年3月6日0時11分261.編輯設計文件首先建立工作庫，以便設計工程項目的存儲。任何一項設計都是一項工程(Project)，都必須首先為此工程建立一個放置與此工程相關的所有文件的文件夾，此文件夾將被EDA軟件默認為工作庫(Work Library)。 在 建 立 了 文 件

17、夾 后 就 可 以 將 設 計 文 件 通 過QuartusII的文本編輯器編輯并存盤。 第3章 Quartus II軟件及其使用2022年3月6日0時11分27(1)(1)新建一個文件夾。利用資源管理器，新建一個新建一個文件夾。利用資源管理器，新建一個文件夾，如：文件夾，如：e:SIN GNTe:SIN GNT。(2) (2) 輸入源程序。打開輸入源程序。打開QuartusIIQuartusII，執行，執行File|NewFile|New，在在NewNew窗口中的窗口中的Device Design FilesDevice Design Files中選擇編譯中選擇編譯文件的語言類型，這里選文件

18、的語言類型，這里選VHDL FilesVHDL Files。 然后在然后在VHDLVHDL文本編譯窗中鍵入例文本編譯窗中鍵入例3.13.1的的VHDLVHDL程序。程序。(3)(3)文件存盤。執行文件存盤。執行File|SaveFile|Save As As，找到已設立的文，找到已設立的文件夾件夾e:SIN_GNT e:SIN_GNT ，存盤文件名應該與實體名，存盤文件名應該與實體名一致，即一致，即singt.vhdsingt.vhd。 圖3.18 選擇編輯文件的語言類型 圖3.19 編輯輸入設計文件第3章 Quartus II軟件及其使用2022年3月6日0時11分28【例3.1】正弦信號發

19、生器VHDL程序LIBRARY IEEE； -正弦信號發生器源文件USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY SINGT IS PORT(CLK：IN STD_LOGIC； -信號源時鐘 DOUT：OUT STD_LOGIC_VECTOR(7 DOWNTO 0)； -8位波形數據輸出END；第3章 Quartus II軟件及其使用2022年3月6日0時11分29ARCHITECTURE DACC OF SINGT IS COMPONENT DATAROM -調用波形數據存儲器 LPM_ROM ATAROM

20、.VHD聲明 PORT(address：IN STD_LOGIC_VECTOR(5 DOWNTO 0)； inclock：IN STD_LOGIC ； q：OUT STD_LOGIC_VECTOR (7 DOWNTO 0)；END COMPONENT；SIGNAL Q1：STD_LOGIC_VECTOR(5DOWNTO0)； -設定內部節點作為地址計數器第3章 Quartus II軟件及其使用2022年3月6日0時11分30BEGINPROCESS(CLK ) -LPM_ROM地址發生器進程 BEGIN IF CLKEVENT AND CLK = 1 THEN Q1Q1,q=DOUT,incl

21、ock=CLK);-例化END； 第3章 Quartus II軟件及其使用2022年3月6日0時11分312. 創建工程創建工程 (1)建立新工程管理窗。執行File|New Project Wizard命令，在對話框進行工程設置。圖3.20 利用New Project Wizard創建工程 第3章 Quartus II軟件及其使用2022年3月6日0時11分32 (2) 將設計文件加入工程中(3)選擇仿真器和綜合器類型圖3.21 將所有相關的文件加入工程 第3章 Quartus II軟件及其使用2022年3月6日0時11分33(4) 選擇目標芯片選擇目標芯片(5)(5)結束設置結束設置 圖3

22、.22 選擇此系列的具體芯片 圖3.23 SINGT的工程管理窗第3章 Quartus II軟件及其使用2022年3月6日0時11分343.2.2 編譯1. 編譯前設置編譯前設置(1) 選擇目標芯片選擇目標芯片。執行Assignmemts|settings命令，在彈出的對話框中選Compiler Settings 項下的Device，選目標芯片 。(2) 選擇目標器件編程配置方式選擇目標器件編程配置方式。由圖3.24中的按鈕Device & Pin Options進入選擇窗，可選Configuration方式為Active Serial。 圖3.24 選定目標器件 圖3.25 選擇配置

23、器件和配置方式 第3章 Quartus II軟件及其使用2022年3月6日0時11分35(3) (3) 選擇輸出配置選擇輸出配置在圖3.25所示的Programming Files窗口，可以選Hexadecimal (Intel-Format)output File，即產生下載文件的同時，產生2進制16進制配置文件fraqtest.hexout，可用于單片機與EPROM構成的FPGA配置電路系統。 圖3.26 輸出文件.hexout設置 第3章 Quartus II軟件及其使用2022年3月6日0時11分362. 編譯及了解編譯結果 l首先執行Processing|Start Compilat

24、ion命令，啟動全程編譯。l注意這里所謂的編譯(Compilation)包括QuartusII對設計輸入的多項處理操作，其中包括排錯排錯、數據網表文件提取數據網表文件提取、邏輯邏輯綜合綜合、適配適配、裝配文件裝配文件(仿真文件與編程配置文件仿真文件與編程配置文件)的生成的生成，以及基于目標器件的工程時序分析基于目標器件的工程時序分析等。l如果工程中的文件有錯誤，在下方的Processing處理欄中會顯示出來。對于Processing欄顯示出的語句格式錯誤，可雙擊此條文，即彈出vhdl文件，在閃動的光標處(或附近)可發現文件中的錯誤。再次進行編譯直至排除所有錯誤。 第3章 Quartus II軟

25、件及其使用2022年3月6日0時11分373.2.3 正弦信號數據ROM定制1. 1. 設計設計ROMROM初始化數據文件初始化數據文件初始化數據文件格式有兩種：初始化數據文件格式有兩種：Memory Initialization File(.mif)格式Hexadecimal(Intel-Format)File(.hex)格式(1) (1) 建立建立.mif.mif格式文件格式文件p 執行File |New，并在New窗中選擇Other files項，并選Memory Initialization File，圖3.27所示，單擊OK后產生ROM數據文件大小選擇窗。這里采用64點8位數據的情，

26、可選ROM的數據數Number為64，數據寬Word size取8位。p 單擊“OK”按鈕，將出現如圖3.28的空的mif數據表格，將波形數據填入此表中，完成后執行File|Save as命令，保存此數據文件，取名為romd.mif。 圖3.27 進入mif文件編輯窗 第3章 Quartus II軟件及其使用2022年3月6日0時11分38 (2) 建立.hex格式文件第一種方法與以上介紹的方法相同，只是在New窗中選擇Other files項后，選擇Hexadecimal (Intel-Format) File項，最后保存為.hex格式文件。第二種方法是利用單片機匯編程序編輯器將此64個數據

27、編輯于如圖3.29所示的編輯窗中，然后用單片機ASM編譯器產生.hex格式文件，在此不妨取名為sind1.asm，編譯后得到sind1.hex文件，再將sind1.hex或romd.mif文件都存到e:sin_gntasm文件夾中備用。 ASM格式建立hex文件第3章 Quartus II軟件及其使用2022年3月6日0時11分392.2.定制定制ROMROM元件元件(DATAROM.VHD)(DATAROM.VHD)利用MegaWizard Plug-In Manager定制正弦信號數據ROM步驟(1)設置初始對話框。執行Tools|MegaWizard Plug-In Manager命令，

28、在圖3.30所示的界面執行Create a new custom單選按鈕，即定制一個新的模塊。單擊Next后，在圖3.31左欄選擇Storage項下的LPM_ROM，再選Cyclone器件和VHDL語言方式，最后鍵入ROM文件存放的路徑和文件名：e:sin_gnt datarom.vhd。圖3.30 定制新的宏功能塊 圖3.31 LPM_ROM宏功能塊設定 第3章 Quartus II軟件及其使用2022年3月6日0時11分40(2) 選擇ROM控制線和地址、數據線。在圖3.32、圖3.33所示的對話框中選擇地址與數據的位寬分別為64和8，選擇地址所存控制信號inclock，并選擇數據文件si

29、nd1.hex。 圖3.32 選擇DATAROM模塊數據線和地址線寬度圖3.33 選擇地址所存信號inclock 第3章 Quartus II軟件及其使用2022年3月6日0時11分41(3)測試執行ROM模塊 執行Processing|Start Compilation命令，啟動全程編譯。如果編譯進程信息出現警告語句：“Warning：Cant find Memory Initialization”，說明DATAROM中未能調入初始化文件的波形數據。檢查文件調用語句路徑是否正確。 (4) 閱讀編譯報告 編譯成功后，觀察編譯處理流程，包括數據網表建立、邏輯綜合、適配、配置文件裝配和時序分析。第

30、3章 Quartus II軟件及其使用2022年3月6日0時11分423.2.4 3.2.4 仿真仿真 (1) 打開波形編輯器。 (2) 設置仿真時間區域。設定仿真時間為50微秒。 (3) 存盤波形文件。 (4) 輸入信號節點。 圖3.37 波形編輯器圖和通過波形編輯器輸入信號節點 第3章 Quartus II軟件及其使用2022年3月6日0時11分43 (5)編輯輸入波形。在Clock窗中設置CLK的周期為3s， 再對文件存盤。 (6) 總線數據格式設置。圖3.38 選擇時鐘周期和占空比 圖3.39 設置仿真信號數據格式 第3章 Quartus II軟件及其使用2022年3月6日0時11分4

31、4(7)仿真器參數設置。 (8)啟動仿真器，觀察仿真結果。圖3.40 singt工程仿真波形 第3章 Quartus II軟件及其使用2022年3月6日0時11分453.2.5 測試 1.引腳鎖定、下載和硬件測試引腳鎖定、下載和硬件測試 (1)(1)引腳鎖定引腳鎖定。打開singt工程，在菜單Assignments中選Assignments Editor按鈕，彈出的對話框如圖3.42所示，先單擊右上方的Pin，再雙擊下方最左欄的New選項，彈出信號名欄，選擇CLK，再雙擊其右側欄，選中需要的引腳名(如179)，依此類推，鎖定所有引腳。最后點擊存盤。引腳鎖定后，必須再編譯一次。 圖3.42 引腳

32、鎖定編輯窗 第3章 Quartus II軟件及其使用2022年3月6日0時11分46 (2) 選擇編程模式和配置選擇編程模式和配置。 (3)選擇編程器選擇編程器。 (4)下載后，打開SOPC系統左上側的+/-12V開關，將示波器 探頭接于主系 統左下角的2個掛鉤處，最右側的時鐘選 擇，用短路帽接插clock0為65536Hz或750KHz處，模式選 擇5，這時可以從示波器上看到波形輸出。 圖3.43 編程窗 第3章 Quartus II軟件及其使用2022年3月6日0時11分47 2.使用嵌入式邏輯分析儀進行實時測試使用嵌入式邏輯分析儀進行實時測試 (1) 執行File|New|Other Files|SignalTapII File命令，單擊OK按鈕，即出現圖 3.44所示的SignalTapII編輯窗口。 圖3.44 SignalTapII編輯窗口 第3章 Quartus II軟件及其使用2022年3月6日0時11分48(2) 調入待測信號及文件存盤。調入待測信號及文件存盤。