1、第五章 同步時序邏輯電路的習題一、基本知識點1、時序邏輯電路的一般結構輸入信號輸出信號X1X2XnZ1Z2Zm組合邏輯電路存儲電路ysy1Y1Yr特點：a、有存儲電路（記憶元件）；有組合電路（特殊時可沒有） b、包含反饋電路，電路功能與“時序”相關 c、輸出不僅與輸入（X）有關，而且與存儲狀態（Y）有關分類：（1）Mealy型 ZF（X，Q）過去輸入現態現在輸入輸出 輸出是電路的輸入和現態的函數（注意輸出與輸入有直接關系） （2）Moore型 ZF（Q） 輸出僅僅是電路現態的函數（注意輸出與輸入沒有直接關系）輸出所有輸入現態同步時序邏輯電路：各觸發器共用同一時鐘信號，即電路中各觸發器狀態的轉換

2、時刻在統一時鐘信號控制下同步發生。異步時序邏輯電路：電路沒有統一的時鐘信號對狀態變化進行同步控制，輸入信號的變化將直接引起電路狀態的變化。 /本課程將較少討論異步時序邏輯電路2、同步時序邏輯電路的描述 注意：任一個同步時序邏輯電路的結構和功能可用3組函數表達式完整地描述。 （1）激勵函數表達式：存儲電路輸入Y與電路輸入X和現態Q之間的關系 YF（X，Q） /現態Q就是上圖存儲電路原始的輸出yk （2）次態函數表達式：電路的次態Qn+1與激勵函數Y和現態Q之間關系 Qn+1F（Y，Q） /次態Qn+1就是上圖存儲電路再次觸發后的輸出ykn+1 （3）輸出函數表達式：電路的輸出Z和輸入X和當前現態

3、Q的關系 Mealy型 ZF（X，Q） Moore型 ZF（Q） 狀態表的格式 Mealy型 Moore型次 態 現 態Zyn+1y輸入X輸 出yn+1 / Zy輸入X次態 / 輸出現 態 狀態圖的畫法Mealy型yn+1yx / ZMoore型yn+1Zyn+1 / Zx 3、同步時序邏輯電路分析 （1）表格法的分析步驟 a、根據電路寫出輸出表達式和激勵函數表達式 b、列出各自的激勵矩陣，確定電路相應的次態 c、作出給定電路的狀態表和狀態圖 d、擬定一個典型輸入序列，畫出時間圖，描述此電路的功能（2）代數法的分析步驟a、根據電路寫出輸出表達式和激勵函數表達式 b、把激勵函數代入次態方程，導出

4、次態方程組 c、根據此方程組，作出狀態表和狀態圖 d、擬定一個典型輸入序列，畫出時間圖，描述此電路的功能 注意：上述兩種分析方法的b、c兩步驟不同4、同步時序邏輯電路設計 步驟： （1）形成原始的狀態圖和狀態表 （2）對原始的狀態進行化簡，變成最簡狀態，降低電路復雜度和成本 （3）把狀態與二進制代碼相對應，即決定觸發器的個數 （4）確定激勵函數（對應觸發器的種類）和輸出函數（對應邏輯電路的種類），并畫出邏輯電路圖5、常用的時序電路 （1）計數器 周期性的狀態循環 按進制可分為：二進制計數器、BCD碼計數器、任意進制計數器（樓兩種存在無效狀態） 按時鐘輸入方式：同步計數器、異步計數器 按趨勢可分

5、為：加“1”計數器、減“1”計數器 * 同步二進制計數器（3位數值，即3個觸發器） 用3個JK觸發器實現，電路圖如下所示（輸入端懸空為信號“1”）CpIKIJQ2&Q0IKIJIKIJQ1 驅動方程 J0 K0 1 （Q0觸發器的輸入控制） J1 K1 Q0 （Q1觸發器的輸入控制） J2 K2 Q0 Q1 （Q2觸發器的輸入控制） 輸出方程 Z （Q2 Q1 Q0） 三個觸發器的輸出端原相直接輸出 輸出波形如下所示CpQ0Q1Q2001010011100101110111000 說明：Q0觸發器按時鐘Cp觸發，每一個時鐘Q0觸發器翻轉一次 Q1觸發器接收Q0觸發器的原相輸出，當Q0原

6、相輸出為1后才翻轉一次 Q2觸發器接收Q0和Q1原相輸出相與之后的結果，只有前兩者輸出均為1后才翻轉一次* 異步二進制計數器Q0IKIJCpIKIJQ1IKIJQ2CR懸空也用3個JK觸發器實現，CR為清零端，電路圖如下所示（3個JK觸發器的輸入端均懸空）驅動方程同上（略） 輸出波形如下所示（對比同步計數器，看看異同）CpQ0Q1Q2111110101100011010001 注意：如反向輸出則為加“1”計數（1）寄存器 多個觸發器的并行操作，可以暫存數據信息 * 數據寄存器（4位數值，即4個觸發器）IDQ0IDQ1IDQ2IDQ3Cp數據輸入端（存儲4位數據）用D觸發器來實現，電路圖如下所示

7、IDQ0IDQ1IDQ2IDQ3Cp數據輸入端（存儲4位數據）* 移位寄存器（輸入可并行亦可串行，輸出可并行亦可串行）各位之間存在傳遞關系 * 移位寄存器（各位之間存在傳遞關系，且首位和末位也存在傳遞關系）IDQ0IDQ1IDQ2IDQ3Cp數據輸入端（存儲4位數據） 注意：前面示意的均為左移位，如右移位，傳遞關系相反二、相關習題*填空題1、時序邏輯電路按其狀態改變是否受統一定時信號控制，可分為（ ）和（ ）兩種類型。2、一個同步時序邏輯電路可用（ ）、（ ）和（ ）3組函數表達式描述。3、Mealy型時序邏輯電路的輸出是（ ）的函數，Moore型時序邏輯電路的輸出是（ ）的函數。4、設最簡狀

8、態表包含的狀態數目為n，相應電路中的觸發器個數為m，則m和n應滿足關系（ ）。5、一個Mealy型“0011”序列檢測器的最簡狀態表中包含（ ）個狀態，電路中有（ ）個觸發器。6、某同步時序邏輯電路的狀態表如下所示，若電路初始狀態為A，輸入序列x=010101，則電路產生的輸出響應序列為（ ）。現態次態 / 輸出x=0x=1AB/0C/1BC/1B/0CA/0A/17、某同步時序邏輯電路的狀態圖如下所示，若電路的初始狀態為A，則在輸入序列11010010作用下的狀態和輸出響應序列分別為（ ）和（ ）。ABC0 / 00 / 11 / 00 / 01/ 01 / 08、某某同步時序邏輯電路圖如下

9、所示，設電路現態y2y1=00，經過3個時鐘脈沖后，電路的狀態為（ ）。y1IKIJy2IKIJCp“1”*選擇題（單選）1、下列觸發器中，（ ）不可作為同步時序邏輯電路的存儲器件。A. 基本R-S觸發器 B. D觸發器 C. J-K觸發器 D. T觸發器2、構成一個模10同步計數器，需要（ ）觸發器。A. 3個 B. 4個 C. 5個 D. 10個3、實現同一功能的Mealy型同步時序電路比Moore型同步時序電路所需要的（ ）。A. 狀態數目更多 B. 狀態數目更少 C. 觸發器更多 D. 觸發器一定更少4、同步時序電路設計中，狀態編碼采用相鄰編碼法的目的是（ ）。A. 減少電路中的觸發器

10、 B. 提高電路速度 C. 提高電路可靠性 D. 減少電路中的邏輯門*判斷題1、同步時序邏輯電路中的存儲元件可以是任意類型的觸發器。 （ ）2、若某同步時序邏輯電路可設計成Mealy型或者Moore型，則采用Mealy型電路比采用Moore型電路所需狀態數目少。 （ ）3、實現同一功能的最簡Mealy型電路比最簡Moore型電路所需觸發器數目一定更少。 （ ）4、最大等效類是指含狀態數目最多的等效類。 （ ）5、同步時序邏輯電路設計中，狀態編碼采用相鄰編碼法是為了消除電路中的競爭。（ ）6、根據最簡二進制狀態表確定輸出函數表達式時，與所選觸發器類型無關。 （ ）7、設計一個同步模5計數器，需要

11、5個觸發器。 （ ）8、同步時序邏輯電路中的無效狀態是由于狀態表沒有達到最簡導致的。 （ ）9、一個存在無效狀態的同步時序邏輯電路是否具有自啟動功能，取決于確定激勵函數時對無效狀態的處理。 （ ）*分析及設計題1、狀態圖如下所示，指出該電路屬于何種類型？實現什么功能？相應的電路中需要幾個觸發器？00011110狀態y2y11/00/00/00/01/01/01/00/1輸入x / 輸出ZxCpy3IKIJy2IKIJ&&。1。y1IKIJ“1”y12、分析下圖所示的邏輯電路，說明該電路的功能。&y1IKIJy2IKIJ1。&ZCpx3、分析下圖所示的邏輯電路，設

12、電路初始狀態為“00”4、分析下圖所示的邏輯電路，說明該電路的功能。y2IKIJ。y2y1IKIJ。y1=1&1。&1ZCpx“1”5、試作出“0101”序列檢測器的最簡Mealy型狀態表和Moore型狀態表。典型輸入、輸出序列為輸入x1 1 0 1 0 1 0 1 0 0 1 1輸出Z0 0 0 0 0 1 0 1 0 0 0 06、化簡如下所示的原始狀態表 現態次態 / 輸出x=0x=1AB/0C/0BA/0F/0CF/0G/0DA/0C/0EA/0A/1FC/0E/0GA/0B/17、用D觸發器作為存儲元件設計一個4位串行輸入、并行輸出的雙向移位寄存器。該電路有一個數據輸

13、入端x和一個控制輸入端M。當M=0時，實現左移，數據從右端串行輸入；當M=1時，實現右移，數據從左端串行輸入。三、習題參考答案*填空題1、時序邏輯電路按其狀態改變是否受統一定時信號控制，可分為（同步時序邏輯電路）和（異步時序邏輯電路）兩種類型。2、一個同步時序邏輯電路可用（輸出函數表達式）、（激勵函數表達式）和（次態函數表達式）3組函數表達式描述。3、Mealy型時序邏輯電路的輸出是（輸入和狀態變量）的函數，Moore型時序邏輯電路的輸出是（狀態變量）的函數。4、設最簡狀態表包含的狀態數目為n，相應電路中的觸發器個數為m，則m和n應滿足關系（2m n > 2m-1）。5、一個Mealy型

14、“0011”序列檢測器的最簡狀態表中包含（ 4 ）個狀態，電路中有（ 2 ）個觸發器。6、某同步時序邏輯電路的狀態表如下所示，若電路初始狀態為A，輸入序列x=010101，則電路產生的輸出響應序列為（ 001100 ）。現態次態 / 輸出x=0x=1AB/0C/1BC/1B/0CA/0A/17、某同步時序邏輯電路的狀態圖如下所示，若電路的初始狀態為A，則在輸入序列11010010作用下的狀態和輸出響應序列分別為（AABCBBCB）和（00001001）。ABC0 / 00 / 11 / 00 / 01/ 01 / 08、某某同步時序邏輯電路圖如下所示，設電路現態y2y1=00，經過3個時鐘脈沖

15、后，電路的狀態為（y2y1=11）。y1IKIJy2IKIJCp“1”*選擇題（單選）1、下列觸發器中，（ A ）不可作為同步時序邏輯電路的存儲器件。A. 基本R-S觸發器 B. D觸發器 C. J-K觸發器 D. T觸發器2、構成一個模10同步計數器，需要（ B ）觸發器。A. 3個 B. 4個 C. 5個 D. 10個3、實現同一功能的Mealy型同步時序電路比Moore型同步時序電路所需要的（ B ）。A. 狀態數目更多 B. 狀態數目更少 C. 觸發器更多 D. 觸發器一定更少4、同步時序電路設計中，狀態編碼采用相鄰編碼法的目的是（ D ）。A. 減少電路中的觸發器 B. 提高電路速度

16、 C. 提高電路可靠性 D. 減少電路中的邏輯門*判斷題1、同步時序邏輯電路中的存儲元件可以是任意類型的觸發器。 （ × ）2、若某同步時序邏輯電路可設計成Mealy型或者Moore型，則采用Mealy型電路比采用Moore型電路所需狀態數目少。 （ ）3、實現同一功能的最簡Mealy型電路比最簡Moore型電路所需觸發器數目一定更少。 （ × ）4、最大等效類是指含狀態數目最多的等效類。 （ × ）5、同步時序邏輯電路設計中，狀態編碼采用相鄰編碼法是為了消除電路中的競爭。（ × ）6、根據最簡二進制狀態表確定輸出函數表達式時，與所選觸發器類型無關。 （

17、 ）7、設計一個同步模5計數器，需要5個觸發器。 （ × ）8、同步時序邏輯電路中的無效狀態是由于狀態表沒有達到最簡導致的。 （ × ）9、一個存在無效狀態的同步時序邏輯電路是否具有自啟動功能，取決于確定激勵函數時對無效狀態的處理。 （ ）*分析及設計題1、狀態圖如下所示，指出該電路屬于何種類型？實現什么功能？相應的電路中需要幾個觸發器？00011110狀態y2y11/00/00/00/01/01/01/00/1輸入x / 輸出Z從狀態圖上看是輸入和狀態變量的函數，所以是Mealy型電路“100”序列檢測器，需要兩個觸發器（4種狀態）。xCpy3IKIJy2IKIJ&

18、;&。1。y1IKIJ“1”y12、分析下圖所示的邏輯電路，說明該電路的功能。 （1）寫出激勵函數表達式 1 J1 = ，K1 = 1 1 J2 = K2 = x + y1 J3= K3 = y2 （x + y1）y2 x y2+ y1 y2 （2）列出激勵矩陣和次態真值表 y1的激勵矩陣輸入x激勵函數J1 K1011 10 1 y2的激勵矩陣輸入x現態y1激勵函數J2 K2001101010 01 11 11 1y3的激勵矩陣輸入x現態y2 y1激勵函數J3 K3000011110 00 11 01 10 00 11 01 10 00 00 01 10 00 01 11 1上述三表合

19、并，如下所示（并依次列出次態值）輸入x現態y3 y2 y1激勵函數J3 K3 J2 K2 J1 K1次態y3n+1 y2n+1 y1n+1000000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0 0 1 10 0 1 1 1 10 0 0 0 1 11 1 1 1 1 10 0 0 0 1 10 0 1 1 1 10 0 0 0 1 11 1 1 1 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 1

20、 0 10 0 1 1 0 11 1 1 1 0 11 1 1 1 0 10 0 1 1 0 10 0 1 1 0 11 1 1 1 0 11 1 1 1 0 10 1 00 1 01 0 01 0 01 1 01 1 00 0 00 0 0 （3）作出狀態表和狀態圖 狀態表如下所示：現態y3 y2 y1次態y3n+1 y2n+1 y1n+1x = 0x =10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 1 00 1 01 0 01 0 01 1 01 1 00 0 00 0

21、011001000010011101100110111111111 狀態圖如下所示：00000000000001010011000101111110100000000 （4）功能評述 當x=0時，進行模8計數；當x=1時，進行模4計數（且只是偶數計數）3、分析下圖所示的邏輯電路，設電路初始狀態為“00”&y1IKIJy2IKIJ1。&ZCpx（1）寫出激勵函數表達式 J1 = x ，K1 = J2 = x y1 ，K2 = Z = x y2 y1（2）列出激勵矩陣和次態真值表 y1的激勵矩陣輸入x激勵函數J1 K1說明010 11 0清0置1y2的激勵矩陣輸入x現態y1激勵函數

22、J2 K2說明001101010 10 10 01 0清0清0保持置1上述二表合并，如下所示（并依次列出次態值）輸入x現態y2 y1激勵函數J2 K2 J1 K1次態y2n+1 y1n+1000011110 00 11 01 10 00 11 01 10 1 0 10 1 0 10 1 0 10 1 0 10 0 1 01 0 1 00 0 1 01 0 1 00 00 00 00 00 11 11 11 1 （3）作出狀態表和狀態圖 狀態表如下所示：現態y2 y1次態y3n+1 y2n+1 y1n+1 / 輸出x = 0x =10 00 11 01 10 0 / 00 0 / 00 0 /

23、00 0 / 00 1 / 01 1 / 01 1 / 01 1 / 1輸入x / 輸出Z0/01/10/00/01/01/01/0000111100/0 狀態圖如下所示：000000000 由狀態圖可看出，狀態11為無效狀態 （4）功能評述設初始狀態為“00”，輸入序列為x = 1 0 0 1 1 1 1 0 1 1 0 Z = 0 0 0 0 0 1 1 0 0 0 0 由上可知，該電路為“111”序列檢測器，當連續輸入3個或3個以上1時，輸出為1。4、分析下圖所示的邏輯電路，說明該電路的功能。y2IKIJ。y2y1IKIJ。y1=1&1。&1ZCpx“1”（1）寫出激勵函

24、數表達式 J1 = K1 = 1J2 = K2 =x y1 Z = x 2 1 + y2 y1（2）列出激勵矩陣和次態真值表y1的激勵矩陣輸入x激勵函數J1 K1說明011 11 1翻轉翻轉y2的激勵矩陣輸入x現態y1激勵函數J2 K2說明001101010 01 11 10 0保持翻轉翻轉保持上述二表合并，如下所示（并依次列出次態值）輸入x現態y2 y1激勵函數J2 K2 J1 K1次態y2n+1 y1n+1000011110 00 11 01 10 00 11 01 10 0 1 11 1 1 10 0 1 11 1 1 11 1 1 10 0 1 11 1 1 10 0 1 10 11

25、01 10 01 10 00 11 0 （3）作出狀態表和狀態圖 狀態表如下所示：現態y2 y1次態y3n+1 y2n+1 y1n+1 / 輸出x = 0x =10 00 11 01 10 1 / 01 0 / 01 1 / 00 0 / 11 1 / 10 0 / 00 1 / 01 0 / 0輸入x / 輸出Z0/10/01/11/01/01/00/0000111100/0 狀態圖如下所示： （4）功能評述當x=0時，進行二進制加1計數，輸出為進位信號；當x=1時，進行二進制減1計數，輸出為借位信號。5、試作出“0101”序列檢測器的最簡Mealy型狀態表和Moore型狀態表。典型輸入、輸出序列為輸入x1 1 0 1 0 1 0 1 0 0 1 1輸出Z0 0 0 0 0 1 0 1 0 0 0 0 （1）Mealy型狀態描述初始狀態A狀態檢測到第一個0B狀態檢測到01C狀態檢測到010D狀態 D狀態如再輸入1，回到C狀態；如再輸入0，回到B狀態。 狀態表如下所示：現態次態 / 輸出x = 0x =1ABCDB / 0B / 0D / 0B / 0A / 0C / 0A / 0C / 1（2）Moore型狀態描述初始狀態A狀態檢測到第一