1、1V供電的低噪聲帶隙基準電壓源（節選）Keith Sanborn IEEE成員 Dongsheng Ma IEEE成員 Vadim Ivanov IEEE成員摘要：本文將會提出一種新的工作電壓1V以內的帶隙基準電壓源，和以前的設計相比，它具有更低的輸出噪聲，同時對不同的制造過程有著更好的兼容性。這項技術將通過使用反向帶隙電壓原理（RBVP），使帶隙基準工作在1V的低壓下。與此同時，在不使用外置濾波器的情況下輸出噪聲也控制在很低水平。雖然設計時采用的是0.5um的BiCMOS工藝，但是它能與絕大多數的CMOS和BiCMOS工藝很好地兼容。在所有的測試模塊和空閑模塊中，一個完整的晶圓面積大約是0.

2、4mm2。理論分析和實驗結果都顯示，在20uA的偏置電流下工作時，輸出噪聲的頻率密度為40nV/Hz。此外，在0.110Hz頻帶下的峰到峰輸出噪聲僅為4uV。室溫下，未經調整的電壓基準的平均輸出為190.9mV，在-40到125之間的平均溫度系數在11ppm/附近，誤差不超過5ppm/。關鍵詞： BiCMOS 低噪聲 低壓 噪聲測量 峰到峰噪聲 亞1V帶隙基準電壓 溫度系數 1V供電 正文：1、 介紹 電壓基準在模擬電路或者數模混合電路（例如數據整流器和電壓調節器）是一個關鍵性的模塊。下面是一個理想電壓基準的一些關鍵要求： (1)輸出電壓與溫度無關； (2)輸出電壓與輸入無關； (3)可以在一

3、個較寬的輸入電壓范圍內正常工作； (4)輸出電壓易被測量。 一個典型的可以滿足上述要求的基準就是帶隙基準。據作者所知，這種基準最早于20世紀70年代初在National Semiconductor雜志中出現，是由Widlar在研究LM109 5-V輸出電壓調節器時提出的。通過改進，基準的輸出電壓能被調整到10V和2.5V。在這兩個方案中，我們都是通過把一個與絕對溫度互補的電壓（CTAT）和一個與絕對溫度成正比的電壓（PTAT）相加，產生一個與溫度系數一階線性相關的電壓，并作為帶隙電路的輸出電壓。這個與溫度系數一階線性相關電壓的產生，可以用表一中所示的帶隙基準來解釋，這個電路的輸出電壓為 （1）

4、圖一. 采用雙極性NPN管的帶隙基準電壓源這里的是管和管發射極面積的比值。（1）式中的和分別是CTAT和PTAT電壓。電路中各個電阻的阻值和上述的數值應該被恰當得選擇，使得CTAT和PTAT電壓對溫度的影響恰好能夠相互抵消。當溫度影響被抵消之后，（1）式中的值將約等于0開爾文時候硅的頻帶間隙電壓1.2V。盡管上述帶隙基準能夠滿足之前所提到的所有典型要求，它仍然在最小電源電壓方面有個缺點。假設表一中放大器的最大輸出過驅動電壓為200mV，那么此帶隙基準所需要的最小電源電壓為 （2） 隨著新制造工藝下最小特征尺寸的不斷減小，在這些工藝下工作的電路元件所需要的電源功率也必須要相應減小，這樣才能滿足更

5、小的擊穿電壓需求。因此，可以在1.4V電源電壓以內工作的電壓基準有著非常廣泛的需求。 進來，一種新的可以解決低壓供電問題的電壓基準在一些文獻中被提出。這些基準通過產生一個與溫度無關的電流，并使它的鏡像通過一個電阻，以此產生出一個低于1V的輸出電壓。這些電路不僅可以再在1V的供電下正常工作，而且在BiCMOS和CMOS工藝下都可以實現。 但是由于電路拓撲結構中MOS電流鏡的存在，這種基準在平帶下有著較高的噪聲輸出。另外一種通過不同MOS器件的閾值電壓加權所產生的低壓基準，則使用一個外置的濾波電容來減小噪聲。可是這種方法也難以實現，因為所需要的濾波電容太大（超過100nF），以至于很難被集成到芯片

6、里。 除此之外，由于會增加系統的成本和體積，我們應當盡量避免使用外置零件。本文中，一種新的帶隙基準將被提出，它將能在低于1V的電源電壓下進行工作。此外，在沒有大容值外置濾波電容的情況下，它仍然能很好控制輸出噪聲。它在BiCMOS和CMOS工藝下都可以很好地兼容。本文的其他內容結構如下。在第二章，我們將回顧一些以前的低壓帶隙技術，兩種低于1V的基準將被詳細討論，分別是電流模式基準和電壓模式基準。我們會分析這兩種基準所采用的技術和關鍵性問題。在第三章，我們將給出所設計的方案，包括詳細的原理分析和電路圖，這一章的后半部分還會有一個和以前技術的簡略比較。電路的噪聲和功耗的分析則在第四章，這一章同時還提

7、出了相應的優化方案。第五章是仿真結果，用來驗證提出的設計方案。第六章主要是研究成果的總結歸納。二、經典低壓基準設計方案 1.電流模式基準一個傳統的帶隙基準所需要的輸入電壓通常要高于其輸出電壓1.2V。一些文獻中已經提出了新的電流模式基準，它們可以在低于1.2V的供電電壓下正常工作，同時它們在BiCMOS和CMOS工藝下都可以被實現。通過將CTAT電流和PTAT電流相加，電流模式基準能夠產生產生一個與溫度無關的電流。隨后將這個電流鏡像復制并通過一個電阻，就可以得到一個與溫度無關的基準電壓。這種類型的低壓基準具體電路如圖二所示，所產生的基準電壓為 （3）這里的因數 （4） 圖二.電流模式基準盡管這

8、種電流模式基準有著低壓工作和不同工藝可適應性的優點，但是如圖二所示，由于電路拓撲結構中PFET電流鏡的存在，這種1V工作的低壓帶隙基準會表現出平帶較高和有一定量噪聲的缺點。2. 電壓模式基準作為上面討論的電流模式基準的補充，這里提出了另外一種1V工作的帶隙基準電壓模式基準。這種基準的輸出相當于（1）式中輸出電壓的一部分。（1）的結論能被變形為 （10）這里的因數 （11） 用式（10）除以（11）就能得到一個基準電壓: （12） 公式（12）中的方法采用了反向帶隙電壓原理（RBVP），和將加到標準電壓的方法不同，電壓模式1V工作的基準是將一個電壓加到衰減的電壓。采用這種技術的電路不需要像圖二中

9、M0M1M2那樣的電流鏡。因此，在相同的功率損耗和晶圓面積下，電壓模式基準的輸出噪聲要比電流模式的更小。 使用RBVP技術的電壓模式基準如圖四所示： 圖四.電壓模式基準 這個電路的輸出電壓為 （13）如果是可以忽略的并且 ，那么就有，公式（13）可以化簡為 （14）這里的因數 （15）很明顯的，圖四中電路同樣使用的是RBVP，所以公式（14）和公式（12）的格式基本相同 。3、 新設計的1V工作的低噪聲電壓基準1. 電路結構和工作原理為了克服第二章中所提到的種種缺陷，我們提出了一種新型的1V工作的帶隙基準電壓源。它的電路原理圖如圖七所示。和前面提到的電壓模式基準一樣，它的輸出電壓也是通過RBV

10、P原理產生的。三極管和電阻,組成了一個加法器，在節點處產生一個電壓。 把減去，就能得到基準電壓，描述的等式和等式（12）有著基本相同的格式。圖七、新設計的帶隙基準通過對圖七中的電路進行直流分析，我們可以描述它的工作原理。作為分析的結果，我們可以得到處的電壓： （34） 根據周圍的KVL（基爾霍夫電壓定律），我們可以得出管的射基級電流與滿足等式： （35）將等式（34）中的帶入到等式（35）中又可得出 （36）在管的基極和輸出節點之間加一個電阻是為了抵消等式（36）中所示由電流帶來的誤差。如果將電阻的值設置為 （37）那么等式（36）就被化簡為 （38）很明顯的，這里的數值需要對溫度和輸入電壓保

11、持無關，這樣才能將（36）式中所引起的誤差降到最低。如果和不匹配的話，就沒辦法完全消除（36）中的誤差項。同樣，如果的值隨著溫度和輸入電壓變化的話，誤差項也沒辦法完全消除。即使電阻不能完全消除的誤差，它也能使電流和不必始終大于，這也是為了將誤差項最小化。除此之外，這種方法非常易于實現，而且也不會增加額外的電流損耗。式（38）中射基極電壓差值能被三極管和的集電極電流和代替，其轉換方式如下： （39）將式（39）代入到式（38）中，基準電壓的值就可以表示為 （40）這里的是和發射極面積的比值。假設圖七中運算放大器的輸入偏置電流是可以忽略的，那么的值可以被節點周圍的KCL（基爾霍夫電流定律）等式所取

12、代： （41）的值則可以由節點處的KCL等式得到： （42）通過觀察圖七中的電路又可以得知 （43）將式（43）代入式（42）中可以簡化： （44）再將式（41）和（44）代入式（40）中，的值就被表示為 （45）圖七中的運算放大器和PFET電流源M0構成了一個反饋環，它可以強制使得的電壓值與相等。假設該運放沒有輸入電壓的失調誤差，而且環路增益非常高，那么可以認為的值等于： （46）將式（46）代入式（45）中可以簡化的表達式為 （47）又因為，所以式（47）又可以簡化為 （48）這里的因數為 （49）對比式（48）和式（12）我們可以發現當的時候兩式式完全相等的。這也證明了圖七中電路所使用的

13、確實也是RBVP原理。由圖七中電路輸出支路的KVL分析可知輸入電壓（）和是緊密相關的。其關系如下： （50）這里的是電流源的源漏飽和電壓。如果可忽略并且在我們關心的溫度范圍內和的最大值分別為600mV和200mV，那么由式（50）和式（48）所能得出的電路的最小輸入電壓（）應當為。因此，所設計的基準電路有能力在輸入電壓低至1V的情況下進行工作。由于電阻和之間，和之間，和之間存在著失配，所以基準源的輸出電壓和式（47）中的理論值會有偏差。同樣的，圖七中的運放輸入偏置電壓也存在誤差（）。對圖七中的電路進行直流分析，我們可以求出上述各種偏差對基準輸出電壓的影響。首先把各個電阻的失配用下面的式子進行描

14、述： （51） （52） （53）這里的，以及分別是理想狀況下，以及的比值。放大器的輸入失調電壓會使式（46）實際變成 （54）這里的和分別是考慮運放輸入失調時候圖七中的和。實際的基準輸出電壓受各個誤差的綜合影響，可以表示為： （55）這里的是理想狀況下由式子（47）所得出的輸出電壓，分別是根據式（51）（53）推算出的電壓誤差。誤差項則是由（54）中的項得來的。在理想狀況下，電阻的阻值應當滿足（37）中的條件，這樣就使得 （56）假設并且，那么各個電阻的失調對基準輸出電壓的影響近似如下： （57） （58） （59） （60）如果電阻和是用相同的材料所構成的，那么（57）的分母可近似認為是與

15、溫度無關的，因為。這表明由于分子中存在的項，對溫度的關系是CTAT型的。同時由于，所以誤差電壓的數值非常小。由于和的原因，（58）和（59）中分母的右半部分均遠遠小于1。因此有 （61） （62）由于（61）始終存在的項，在溫度升高的時候誤差電壓的絕對值也是增加的，而由于（62）中存在的項，在溫度升高的時候誤差電壓會保持相對恒定。只要的溫度漂移可以忽略，同時電阻和是由同種材料構成的（相同的溫度系數），上述觀測數據就是有效的。除此之外，結果表明如果使用高值的PNP晶體管并且使，和就能被減到最小。通過對（60）的觀察，我們又可以知道如果和的溫度漂移可忽略，同時電阻和是由同種材料構成的（相同的溫度系

16、數），那么將會有個與成比例的溫度系數。除此之外，只要使用高值的PNP晶體管并且使，也可以被減到最小。2.和經典方案的對比 和第二章中提到的經典帶隙基準相比，這種新式的基準有著不少優點。其中之一就是集電極電流的溫度系數被很好定義了。由于集電極電流和是受圖七中的反饋環控制的，所以本設計里的計算和第二章第二小節里該因數的計算式不一樣的。根據（40）和（48）中所示的自然對數式，有 （63） 參考文獻【12】中提到集電極電流是由或基準電壓影響的，參考文獻【15】提到集電極電流由影響，而這個結果表明集電極電流是由電阻和所決定的。除此之外，電流和（41）（44）中的 是成比例的。這表明它們是與溫度無關的。

17、這些就使得在不依靠電腦模擬和精確的模型頻繁實驗的條件下，我們就可以很簡單地得到的值。 第二個優點是這個基準的核心三極管在工作時可以遠離深飽和區。文獻【12】中電路提到的一個很大缺陷就是管工作在深飽和區，這導致基準的輸出電壓會隨著基極電流的增加有較大波動。圖七中所示電路里的管則可以工作在放大區，這里處的集基級電流為 （64）通過觀察電路可知 （65） 將（34）和（46）代入（65）中，則的計算式變成了 （66）假設電流可以忽略不計，那么將（48）和（66）代入（64）中可得 （67）通過使用（67）來代入（29）（31）中的，可知，的減小量以及的增大量是對下式成比例的： （68）式（68）的結

18、果表明如果電阻和是使用相同材料構成（有著相同的溫度系數），那么隨著的改變，相應發生的，以及的改變時保持與溫度無關的。的基極極電壓是用（32）來表示的，把（32）中的帶入（29）（31）左右中，可知，的減小量以及的增大量是對下式成比例的： （69）這個結果表明，由于指數項里的和是隨溫度變化的，所以隨著的變化，相應的，以及的改變量也是隨溫度變化的。除此之外，（68）和（69）的結果表明，文獻【12】中的基集極電壓比本文設計的的集基極電壓對集電極，基極，射極電流影響更大，因為 （70）上述分析表明，比起文獻【12】中的電路，圖七中的電路更好地控制了式（36）中的誤差。因此，由電路中元件失配引起的管的

19、和的變化不會明顯阻礙電阻的作用抵消（36）中的誤差項。除了上述優點之外，所設計電路還與低功耗N阱CMOS工藝相兼容。它使用PNP三極管來產生核心電路的電壓和。和【12】【15】中采用的NPN管不同，PNP三極管在現代的低功耗N阱CMOS工藝中可以通過P型襯底進行橫向設計。最后，比起以前所用的基準電壓源，我們的設計里是沒有集電極電流的不匹配的。管和管將有相同的射基極電壓，由于基區寬度調制，使得集電極電流的誤差和失配減到最小。一個PNP雙極型晶體管的集電極電流（）是和射集極電壓以及引用文獻【1，p.19】中的歐拉電壓（）有關的： （71） 將（71）中的和代入（38）中，再加上使用（41）（44）

20、和（46）式可知 （72） 由于較短的基區寬度，這里的橫向PNP前端電壓趨向于10V以內。這種情況下，基準的輸出電壓將不再僅僅由電阻和的比值決定。由于圖七中和的射極末端是連在一起的，因此只要兩管的集電極電壓相同，那么兩管的歐拉電壓對的影響就可以忽略不計。通過（63）式的推導我們還可得知圖七中的運算放大器會強制使得節點和處的電壓值相等。在（46）的條件下我們又可知電壓和是相等的。因此，在這個基準里，由歐拉電壓導致的和之間的失配就被消除了。而在【12】和【15】中的電壓模式基準里，和的集射極電壓并不相等，所以由于歐拉電壓的存在，集電極電流和會存在誤差和失配。 4、 設計優化（略）5、 仿真結果（略

21、）6、 總結上面提供了一個新型的1V下工作，靜態電流僅20uA的帶隙基準電壓源，它的輸出電壓為，在到之間的平均溫度系數約為11.04ppm/。不僅有著非常優良的溫度系數和未經調整的精度，在沒有外置電容的情況下它仍然能將輸出噪聲控制得很低。平帶輸出噪聲的頻譜密度是40nV/Hz，轉折頻率則是20Hz。此外，所設計基準從0.1到10Hz的峰峰輸出噪聲為4uV，它的標準電壓調整率為dB。最后，這個電路所采用的技術使它能以最小的改造在各種不同的工藝之間移接，例如BiCMOS和CMOS。參考文獻：1 P. R. Gray and R. G. Meyer, Analysis and Design of A

22、nalog Integrated Circuits, 3rd ed. New York: Wiley, 1993.2 R. J. Widlar, “New developments in IC voltage regulators,” IEEE J. Solid-State Circuits, vol. SC-6, no. 1, pp. 27, Feb. 1971.3 K. E.Kuijk, “Aprecision reference voltage source,” IEEE J. Solid-State Circuits, vol. SC-8, no. 3, pp. 222226, Jun

23、. 1973.4 A. P. Brokaw, “A simple three-terminal IC bandgap reference,” IEEE J. Solid-State Circuits, vol. SC-9, no. 6, pp. 388393, Dec. 1974.5 H. Banba et al., “A CMOS bandgap reference circuit with sub-1-V operation,” IEEE J. Solid-State Circuits, vol. 34, no. 5, pp. 670674, May 1999.6 P. Malcovati

24、 et al., “Curvature-compensated BiCMOS bandgap with 1-V supply voltage,” IEEE J. Solid-State Circuits, vol. 36, no. 7, pp. 10761081, Jul. 2001.7 K. N. Leung and P. K. T. Mok, “Asub-1-V 15-ppm/ C CMOSbandgap voltage reference without requiring lowthreshold voltage device,” IEEE J. Solid-State Circuit

25、s, vol. 37, no. 4, pp. 526530, Apr. 2002.8 K. N. Leung and P. K. T. Mok, “A CMOS voltage reference based on weighted for CMOS low-dropout linear regulators,” IEEE J. Solid-State Circuits, vol. 38, no. 1, pp. 146150, Jan. 2003.9 E. A.Vittoz, “Very lowpower circuit design: Fundamentals and limits,” in

26、 Proc. IEEE Int. Symp. Circuits and Systems (ISCAS93), May 1993, vol. 2, pp. 14391442.10 R. J. Baker, H.W. Li, and D. E. Boyce, CMOS Circuit Design, Layout, and Simulation. New York: Wiley-IEEE Press, 1998.11 V. V. Ivanov and I. M. Filanovsky, Operational Amplifier Speed and Accuracy Improvement. Boston, MA: Kluwer,