1、課 堂 教 學 實 施 方 案 授 課 時 間：課 題：只讀存儲器ROM、主存儲器的設計5.3 只讀存儲器ROM指在微機系統的在線運行過程中，只能對其進行讀操作，而不能進行寫操作的一類存儲器，在不斷發展變化的過程中，ROM器件也產生了掩模ROM、PROM、EPROM、EEPROM等各種不同類型。一、掩模ROM如圖4-11所示，是一個簡單的4×4位的MOS ROM存儲陣列，采用單譯碼方式。這時，有兩位地址輸入，經譯碼后，輸出四條字選擇線，每條字選擇線選中一個字，此時位線的輸出即為這個字的每一位。 此時，若有管子與其相連（如位線1和位線4），則相應的MOS管就導通，這些位線的輸出就是低電

2、表平，表示邏輯“0”；而沒有管子與其相連的位線（如位線2和位線3），則輸出就是高電平，表示邏輯“1”。二、可編程的ROM掩模ROM的存儲單元在生產完成之后，其所保存的信息就已經固定下來了，這給使用者帶來了不便。為了解決這個矛盾，設計制造了一種可由用戶通過簡易設備寫入信息的ROM器件，即可編程的ROM，又稱為PROM。PROM 的類型有多種，我們以二極管破壞型PROM為例來說明其存儲原理。這種PROM存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯的二極管的PN結，字線與位線之間不導通，此時，意味著該存儲器中所有的存儲內容均為“1”。如果用戶需要寫入程序，則要通過專門的PROM寫入

3、電路，產生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，造成這個PN結短路，只剩下順向的二極管跨連字線和位線，這時，此位就意味著寫入了“1”。讀出的操作同掩模ROM。除此之外，還有一種熔絲式PROM，用戶編程時，靠專用寫入電路產生脈沖電流，來燒斷指定的熔絲，以達到寫入“1”的目的。對PROM來講，這個寫入的過程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數據寫入后，就不能再改變了。三、 可擦除可編程的ROM1基本存儲電路 可擦除可編程的ROM又稱為EPROM。它的基本存儲單元的結構和工作原理如圖4-12所示。與普通的P溝道

4、增強型MOS電路相似，這種EPROM電路在N型的基片上擴展了兩個高濃度的P型區，分別引出源極（S）和漏極(D)，在源極與漏極之間有一個由多晶硅做成的柵極，但它是浮空圖圖4-12 P溝道EPROM結構示意圖 的，被絕緣物SiO2所包圍。在芯片制作完成時，每個單元的浮動柵極上都沒有電荷，所以管子內沒有導電溝道，源極與漏極之間不導電，其相應的等效電路如圖4-12(b)所示，此時表示該存儲單元保存的信息為“1”。向該單元寫入信息“0”：在漏極和源極（即S）之間加上十25v的電壓，同時加上編程脈沖信號(寬度約為50ns)，所選中的單元在這個電壓的作用下，漏極與源極之間被瞬時擊穿，就會有電子通過SiO2絕

5、緣層注入到浮動柵。在高壓電源去除之后，因為浮動柵被SiO2絕緣層包圍，所以注入的電子無泄漏通道，浮動柵為負，就形成了導電溝道，從而使相應單元導通，此時說明將0寫入該單元。清除存儲單元中所保存的信息：必須用一定波長的紫外光照射浮動柵，使負電荷獲取足夠的能量，擺脫SiO2的包圍，以光電流的形式釋放掉，這時，原來存儲的信息也就不存在了。由這種存儲單元所構成的ROM存儲器芯片，在其上方有一個石英玻璃的窗口，紫外線正是通過這個窗口來照射其內部電路而擦除信息的，一般擦除信息需用紫外線照射l520分鐘。2EPROM 芯片Intel 2716Intel2716是一種2K×8的EPROM存儲器芯片，雙

6、列直插式封裝，24個引腳，其最基本的存儲單元，就是采用如上所述的帶有浮動柵的MOS管，其它的典型芯片有Ietel 2732/27128/27512等。(1)芯片的內部結構Intel 2716存儲器芯片的內部結構框圖如圖4-13(b)所示，其主要組成部分包括： (a) 引腳分配圖 (b) 內部結構框圖圖4-13 Intel 2716的內部結構及引腳分配 存儲陣列；Intel2716存儲器芯片的存儲陣列由2K×8個帶有浮動柵的MOS管構成，共可保存2K×8位二進制信息； X譯碼器：又稱為行譯碼器，可對7位行地址進行譯碼； Y譯碼器：又稱為列譯碼器，可對4位列地址進行譯碼； 輸出

7、允許、片選和編程邏輯：實現片選及控制信息的讀/寫； 數據輸出緩沖器：實現對輸出數據的緩沖。(2)芯片的外部結構：Intel2716具有24個引腳，其引腳分配如圖4-13(a)所示，各引腳的功能如下： Al0A0：地址信號輸入引腳，可尋址芯片的2K個存儲單元； O7O0： 雙向數據信號輸入輸出引腳； ：片選信號輸入引腳，低電平有效，只有當該引腳轉入低電平時，才能對相應的芯片進行操作； ：數據輸出允許控制信號引腳，輸入，低電平有效，用以允許數據輸出； Vcc：+5v電源，用于在線的讀操作； VPP：+25v電源，用于在專用裝置上進行寫操作； GND：地。(3)Intel2716的工作方式與操作時序

8、 讀方式這是Intel2716連接在微機系統中的主要工作方式。在讀操作時，片選信號應為低電平，輸出允許控制信號也為低電平其時序波形如圖4-14所示。讀周期由地址有效開始，經時間tACC后，所選中單元的內容就可由存儲陣列中讀出，但能否送至外部的數據總線，還取決于片選信號和輸出允許信號。時序中規定，必須從有效經過tcs時間以及從有效經過時間tOE，芯片的輸出三態門才能完全打開，數據才能送到數據總線。上述時序圖中參數的具體值，請參考有關的技術手冊。除了讀方式外，2716還有如下工作方式： 禁止方式；備用方式；寫入方式；校核方式； 圖4-14 Intel2716讀時序波形編程。 四、電可擦除可編程序的

9、ROM(Electronic Erasible Programmable ROM)電可擦除可編程序的ROM也稱為EEPROM即E2PROM。E2PROM管子的結構示意圖如圖4-15所示。它的工作原理與EPROM類似，當浮動柵上沒有電荷時，管子的漏極和源極之間不導電，若設法使浮動柵帶上電荷，則管子就導通。在E2PROM中，使浮動柵帶上電荷和消去電荷的方法與EPROM中是不同的。在E2PROM中，漏極上面增加了一個隧道二極管，它在第二柵與漏極之間的電壓VG的作用下（在電場的作用下），可以使電荷通過它流向浮動柵（即起編程作用）；若VG的極性相反也可以使電荷從浮動柵流向漏極（起擦除作用），而編程與擦除

10、所用的電流是極小的，可用極普通的電源就可供給VG。E2PROM的另一個優點是：擦除可以按字節分別進行（不像EPROM，擦除時把整個芯片的內容全變成“1”）。由于字節的編程和擦除都只需要10ms，并且不需特殊裝置，因此可以進行在線的編程寫入。常用的典型芯片有2816/2817/2864等。五、 快擦型存儲器(F1ash Memory)快擦型存儲器是不用電池供電的、高速耐用的非易失性半導體存儲器，它以性能好、功耗低、體積小、重量輕等特點活躍于便攜機(膝上型、筆記本型等)存儲器市場，但價格較貴。快擦型存儲器具有EEPROM的特點，又可在計算機內進行擦除和編程，它的讀取時間與DRAM相似，而寫時間與磁

11、盤驅動器相當。快擦型存儲器有5V或12V兩種供電方式。對于便攜機來講，用5V電源更為合適。快擦型存儲器操作簡便，編程、擦除、校驗等工作均已編成程序，可由配有快擦型存儲器系統的中央處理機予以控制。快擦型存儲器可替代EEPROM，在某些應用場合還可取代SRAM，尤其是對于需要配備電池后援的SRAM系統，使用快擦型存儲器后可省去電池。快擦型存儲器的非易失性和快速讀取的特點，能滿足固態盤驅動器的要求，同時，可替代便攜機中的ROM，以便隨時寫入最新版本的操作系統。快擦型存儲器還可應用于激光打印機、條形碼閱讀器、各種儀器設備以及計算機的外部設備中。典型的芯片有27F256/28F016/28F020等。5

12、42 存儲器芯片的擴展及其與系統總線的連接微機系統的規模、應用場合不同，對存儲器系統的容量、類型的要求也必不相同，一般情況下，需要用不同類型，不同規格的存儲器芯片，通過適當的硬件連接，來構成所需要的存儲器系統，這就是本節所需要討論的內容。一、 存儲器芯片與CPU的連接1引言 在微型系統中，CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發出相應的讀/寫控制信號，最后才能在數據總線上進行數據交換。所以，存儲器芯片與CPU之間的連接，實質上就是其與系統總線的連接，包括： 地址線的連接； 數據線的連接； 控制線的連接；在連接中要考慮的問題有以

13、下幾個方面：2CPU總線的負載能力在設計CPU芯片時，一般考慮其輸出線的直流負載能力，為帶一個TTL負載。現在的存儲器一般都為MOS電路，直流負載很小，主要的負載是電容負載，故在小型系統中，CPU是可以直接與存儲器相連的，而較大的系統中，若CPU的負載能力不能滿足要求，可以（就要考慮CPU能否帶得動，需要時就要加上緩沖器，）由緩沖器的輸出再帶負載。3CPU的時序和存儲器的存取速度之間的配合問題CPU在取指和存儲器讀或寫操作時，是有固定時序的，用戶要根據這些來確定對存儲器存取速度的要求，或在存儲器已經確定的情況下，考慮是否需要Tw周期，以及如何實現。4存儲器的地址分配和片選問題內存通常分為RAM

14、和ROM兩大部分，而RAM又分為系統區(即機器的監控程序或操作系統占用的區域)和用戶區，用戶區又要分成數據區和程序區，ROM的分配也類似，所以內存的地址分配是一個重要的問題。另外，目前生產的存儲器芯片，單片的容量仍然是有限的，通常總是要由許多片才能組成一個存儲器，這里就有一個如何產生片選信號的問題。5控制信號的連接CPU在與存儲器交換信息時，通常有以下幾個控制信號(對8088/8086來說)：/M（IO/），,以及WAIT信號。這些信號如何與存儲器要求的控制信號相連，以實現所需的控制功能。二、 存儲器芯片的擴展存儲器芯片擴展的方法有以下兩種：1存儲器芯片的位擴充適用場合：存儲器芯片的容量滿足存

15、儲器系統的要求，但其字長小于存儲器系統的要求。例1 用1K×4的2114芯片構成lK×8的存儲器系統。分析： 由于每個芯片的容量為1K，故滿足存儲器系統的容量要求。但由于每個芯片只能提供4位數據，故需用2片這樣的芯片，它們分別提供4位數據至系統的數據總線，以滿足存儲器系統的字長要求。設計要點：l 將每個芯片的10位地址線按引腳名稱一一并聯，按次序逐根接至系統地址總線的低10位。l 數據線則按芯片編號連接，1號芯片的4位數據線依次接至系統數據總線的D0-D3，2號芯片的4位數據線依次接至系統數據總線的D4-D7。l 兩個芯片的端并在一起后接至系統控制總線的存儲器寫信號（如CP

16、U為8086/8088，也可由和M或IO/的組合來承擔）。l 引腳也分別并聯后接至地址譯碼器的輸出，而地址譯碼器的輸入則由系統地址總線的高位來承擔。具體連線見圖4-16。當存儲器工作時，系統根據高位地址的譯碼同時選中兩個芯片，而地址碼的低位也同時到達每一個芯片，從而選中它們的同一個單元。在讀/寫信號的作用下，兩個芯片的數據同時讀出，送上系統數據總線，產生一個字節的輸出，或者同時將來自數據總線上的字節數據寫入存儲器。圖4-16 用2114組成1K×8的存儲器連線根據硬件連線圖，我們還可以進一步分析出該存儲器的地址分配范圍如下：（假設只考慮16位地址） 地 址 碼 芯 片 的 地 址 范

17、 圍A15 . A12 A11 A10 A9 . A0 × × 0 0 0 0 0 0 0 0 H ： ： ： ： × × 0 0 1 1 0 3 F F H×表示可以任選值，在這里我們均選0。這種擴展存儲器的方法就稱為位擴展，它可以適用于多種芯片，如可以用8片2164A組成一個64K×8的存儲器等。2存儲器芯片的字擴充適用場合：存儲器芯片的字長符合存儲器系統的要求，但其容量太小。例2 用2K×8的2716存儲器芯片組成8K×8的存儲器系統。分析：由于每個芯片的字長為8位，故滿足存儲器系統的字長要求。但由于每個芯片

18、只能提供2K個存儲單元，故需用4片這樣的芯片，以滿足存儲器系統的容量要求。設計要點：同位擴充方式相似。l 先將每個芯片的11位地址線按引腳名稱一一并聯，然后按次序逐根接至系統地址總線的低11位。l 將每個芯片的8位數據線依次接至系統數據總線的D0-D7。l 兩個芯片的端并在一起后接至系統控制總線的存儲器讀信號（這樣連接的原因同位擴充方式），l 它們的引腳分別接至地址譯碼器的不同輸出，地址譯碼器的輸入則由系統地址總線的高位來承擔。連線見圖4-17。 圖4-17 用2716組成8K×8的存儲器連線當存儲器工作時，根據高位地址的不同，系統通過譯碼器分別選中不同的芯片，低位地址碼則同時到達每

19、一個芯片，選中它們的相應單元。在讀信號的作用下，選中芯片的數據被讀出，送上系統數據總線，產生一個字節的輸出。同樣，根據硬件連線圖，我們也可以進一步分析出該存儲器的地址分配范圍如下表：（假設只考慮16位地址） 地 址 碼 芯片的地址范圍 對應芯片編號A15 . A13 A12 A11 A10 A9 . A0 × × 0 0 0 0 0 0 0 0 0 H ： ： 2716-1 × × 0 0 1 1 1 0 7 F F H × × 0 1 0 0 0 0 8 0 0 H ： ： 2716-2 × × 0 1 1 1

20、1 0 F F F H × × 1 0 0 0 0 1 0 0 0 H ： ： 2716-3 × × 1 0 1 1 1 1 7 F F H × × 1 1 0 0 0 1 8 0 0 H ： ： 2716-4 × × 1 1 1 1 1 1 F F F H×表示可以任選值，在這里我們均選0。這種擴展存儲器的方法就稱為字擴展，它同樣可以適用于多種芯片，如可以用8片27128（16k×8）組成一個128K×8的存儲器等。3同時進行位擴充與字擴充適用場合：存儲器芯片的字長和容量均不符合存儲

21、器系統的要求，這時就需要用多片這樣的芯片同時進行位擴充和字擴充，以滿足系統的要求。例3 用1K×4的2114芯片組成2K×8的存儲器系統。分析：由于芯片的字長為4位，因此首先需用采用位擴充的方法，用兩片芯片組成1K×8的存儲器。再采用字擴充的方法來擴充容量，使用兩組經過上述位擴充的芯片組來完成。設計要點：每個芯片的10根地址信號引腳宜接接至系統地址總線的低10位，每組兩個芯片的4位數據線分別接至系統數據總線的高/低四位。地址碼的A10、A11經譯碼后的輸出，分別作為兩組芯片的片選信號，每個芯片的控制端直接接到CPU的讀/寫控制端上，以實現對存儲器的讀/寫控制。硬件

22、連線如圖4-18圖4-18 用2114 組成2K×8的存儲器連線當存儲器工作時，根據高位地址的不同，系統通過譯碼器分別選中不同的芯片組，低位地址碼則同時到達每一個芯片組，選中它們的相應單元。在讀/寫信號的作用下，選中芯片組的數據被讀出，送上系統數據總線，產生一個字節的輸出，或者將來自數據總線上的字節數據寫入芯片組。同樣，根據硬件連線圖，我們也可以進一步分析出該存儲器的地址分配范圍如下：（假設只考慮16位地址） 地 址 碼 芯片組的地址范圍 對應芯片組編號A15 . A13 A12 A11 A10 A9 . A0 × × × 0 0 0 0 0 0 0 0

23、 H ： ： 2114-1 × × × 0 0 1 1 0 3 F F H × × × 0 1 0 0 0 4 0 0 H ： ： 2114-2 × × × 0 1 1 1 0 7 F F H×表示可以任選值，在這里我們均選0。思考：從以上地址分析可知，此存儲器的地址范圍是0000H-07FFH。如果系統規定存儲器的地址范圍從0800H開始，并要連續存放，對以上硬件連線圖該如何改動呢？由于低位地址仍從0開始，因此低位地址仍直接接至芯片組。于是，要改動的是譯碼器和高位地址的連接。我們可以將兩個芯片

24、組的片選輸入端分別接至譯碼器的Y2和Y3輸出端，即當A11、A10為10時，選中2114-1，則該芯片組的地址范圍為 0800H-0BFFH，而當A11、A10為11時，選中2114-2，則該芯片組的地址范圍為 0C00H-0FFFH。同時，保證高位地址為0（即A15-A12為0）。這樣，此存儲器的地址范圍就是0800H-0FFFH了。（具體連線自己考慮）以上例子所采用的片選控制的譯碼方式稱為全譯碼方式，這種譯碼電路較復雜，但是，由此選中的每一組的地址是確定且唯一的。有時，為方便起見，也可以直接用高位地址（如A10A15中的任一位）來控制片選端。例如用A10來控制，如圖所示。粗看起來，這兩組的

25、地址分配與全譯碼時相同，但是當用Al0這一個信號作為片選控制時，只要Al00，A11A15可為任意值都選中第一組；而只要A101，AllA15可為任意值都選中第二組。這種選片控制方式稱為線選法。線選法節省譯碼電路，設計簡單，但必須注意此時芯片的地址分布以及各自的地址重疊區，以免出現錯誤。例4 一個存儲器系統包括2K RAM和8K ROM，分別用1K×4的2114芯片和2K×8的2716芯片組成。要求ROM的地址從1000H開始，RAM的地址從3000H開始。完成硬件連線及相應的地址分配表。圖4-20 2K RAM和8K ROM存儲器系統連線圖分析：該存儲器的設計可以參考本節的例2和例3。所不同的是，要根據題目的要求，按規定的地址范圍，設計各芯片或芯片組片選信號的連接方式。整個存儲器的硬件連線如圖4-20所示。根據硬