1、摘 要關鍵詞： 8位加法器；EDA（電子設計自動化）；Quartus（可編程邏輯軟件）目 錄第1章概 述11.1 EDA的概念11.2 硬件描述語言概述2第2章QUARTUS II42.1 QUARTUSII概述42.2 QUARTUSII建立工程項目42.3 QUARTUSII建立原理圖輸入文件62.4 QUARTUSII層次化項目設計9第3章8位加法器設計123.1 8位加法器分析123.2 設計過程12參考文獻15結論16第1章 概 述1.1 EDA的概念EDA是電子設計自動化（Electronic Design Automation）的縮寫，從計算機輔助設計（CAD）、計算機輔助制造（

2、CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發展而來的。由于它是一門剛剛發展起來的新技術，涉及面廣，內容豐富，理解各異，所以目前尚無一個確切的定義。但從EDA技術的幾個主要方面的內容來看，可以理解為EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，以硬件描述語言為系統邏輯描述的主要表達方式完成設計文件，然后由計算機自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化，邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術的出現，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度1。 利用EDA工具，電子設計師可以從概

3、念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，并可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。 EDA技術是伴隨著計算機、集成電路、電子系統的設計發展起來的，至今已有30多年的歷程。大致可以分為三個發展階段。20世紀70年代的CAD(計算機輔助設計)階段：這一階段的主要特征是利用計算機輔助進行電路原理圖編輯，PCB布同布線，使得設計師從傳統高度重復繁雜的繪圖勞動中解脫出來。20世紀80年代的QAE(計算機輔助工程設計)階段：這一階段的主要特征是以邏輯摸擬、定時分析、故障仿真、自動布局布線為核心，重點解決電路設計的功能檢測等問題，

4、使設計能在產品制作之前預知產品的功能與性能2。20世紀90年代是EDA(電子設計自動化)階段：這一階段的主要特征是以高級描述語言，系統級仿真和綜合技術為特點，采用“自頂向下”的設計理念，將設計前期的許多高層次設計由EDA工具來完成3。 EDA的發展從目前的EDA技術來看，中國EDA市場已漸趨成熟，不過大部分設計工程師面向的是PC主板和小型ASIC領域，僅有小部分的設計人員工發復雜的片上系統器件。為了與臺灣和美國的設計工程師形成更有力的競爭，中國的設計隊伍有必要購入一些最新的EDA技術。    在信息通信領域，要優先發展高速寬帶信息網、深亞微米集成電路、新型元器件、

5、計算機及軟件技術、第三代移動通信技術、信息管理、信息安全技術，積極開拓以數字技術、網絡技術為基礎的新一代信息產品，發展新興產業，培育新的經濟增長點。要大力推進制造業信息化，積極開展計算機輔助設計（CAD）、計算機輔助工程（CAE）、計算機輔助工藝（CAPP）、計算機機輔助制造（CAM）、產品數據管理（PDM）、制造資源計劃（MRPII）及企業資源管理（ERP）等。有條件的企業可開展“網絡制造”，便于合作設計、合作制造，參與國內和國際競爭。開展“數控化”工程和“數字化”工程。自動化儀表的技術發展趨勢的測試技術、控制技術與計算機技術、通信技術進一步融合，形成測量、控制、通信與計算機（M3C）結構。

6、在ASIC和PLD設計方面，向超高速、高密度、低功耗、低電壓方向發展。 EDA的應用電子EDA技術發展迅猛，逐漸在教學、科研、產品設計與制造等各方面都發揮著巨大的作用。利用電路仿真工具進行電路設計與仿真；利用虛擬儀器進行產品調試；將FPGA器件的開發應用到儀器設備中。在產品設計與制造方面：從高性能的微處理器、數字信號處理器一直到彩電、音響和電子玩具電路等，EDA技術不單是應用于前期的計算機模擬仿真、產品調試，而且也在后期的制作、電子設備的研制與生產、電路板的焊接、器件的制作過程等有重要作用?？梢哉f電子EDA技術已經成為電子工業領域不可缺少的技術支持4。1.2 硬件描述語言概述硬件描述語言（HD

7、L-Hardware Description Language）是一種用于設計硬件電子 系統的計算機語言，它用軟件編程的方式來描述電子系統的邏輯功能、電路結構和連接形式，與傳 統的門級描述方式相比，它更適合大規模系統的設計。例如一個32位的加法器，利用圖形輸入軟件 需要輸入500至1000個門，而利用VHDL語言只需要書寫一行A=B+C即可，而且VHDL語言可讀性強， 易于修改和發現錯誤。早期的硬件描述語言，如ABEL-HDL、AHDL，是由不同的EDA廠商開發的，互相不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。為了克服以上缺陷，1985年 美國國防部正式推出了VHDL(Very

8、 High Speed IC Hardware Description Language)語言， 1987年IEEE采納VHDL為硬件描述語言標準（IEEE STD-1076）。     VHDL是一種全方位的硬件描述語言，包括系統行為級、寄存器傳輸級和邏輯門級多個 設計層次,支持結構、數據流、行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件 描述語言的功能，整個自頂向下或自底向上的電路設計過程都可以用VHDL來完成。另外，VHDL還 具有以下優點： VHDL的寬范圍描述能力使它成為高層次設計的核心，將設計人員的工作重心提高到了系統功 能的實現與調試

9、，只需花較少的精力用于物理實現5。 VHDL可以用簡潔明確的代碼描述來進行復雜控制邏輯的設計，靈活且方便，而且也便于設計 結果的交流、保存和重用。 VHDL的設計不依賴于特定的器件，方便了工藝的轉換。 VHDL是一個標準語言，為眾多的EDA廠商支持，因此移植性好。第2章 QUARTUS II2.1 QUARTUSII概述設計輸入是設計者對系統要實現的邏輯功能進行描述的過程。設計輸入有多種表達方式，常用的用原理圖輸入、硬件描述語言輸入、網表輸入等。1、原理圖輸入：原理圖設計輸入方式是利用軟件提供的各種原理圖庫，采用畫圖的方式進行設計輸入。這是一種最為簡單和直觀的輸入方式。原理圖輸入方式的效率比較

10、低，半只用于小規模系統設計，或用于在頂層拼接各個以設計完成的電路子模塊。2、硬件描述語言輸入：這種設計輸入方式是通過文本編輯器，用VHDL，Verilog或AHDL等硬件描述語言進行設計輸入。采用語言描述的有點事效率較高，結果容易仿真，信號觀察方便，在不同的設計輸入庫之間轉換方便，適用于大規模數字系統的設計。但語言輸入必須依賴綜合器，只有好的綜合器才能把語言綜合成優化的電路。3、網表輸入：現代可編程數字系統設計工具都提供了和它第三方EDA工具相連接的接口。采用這種方法輸入時，可以通過標準的網表把它設計工具上已經實現了的設計直接移植進來，而不必重新輸入。一般開發軟件可以接受的網表有EDIF格式、

11、VHDL格式及Verilog格式等。在用網表輸入時，必須注意在兩個系統中采用庫的對應關系，所有的庫單元必須一一對應，才可以成功讀入網表6。2.2 QUARTUSII建立工程項目在 Quartus II 中，用戶的每個獨立設計都對應一個工程項目，每個工程項目可包含一個或多個設計文件。其中一個是頂層文件，編譯器是對項目中的頂層文件進行編譯的，項目同時還管理編譯過程中產生的各種中間文件，這些中間文件的文件名相同，但后綴名不同。為了便于管理，對于每個新的項目應該建立一個單獨的子目錄。指定項目名稱的步驟如下：1. 打開 Quartus II，在File 菜單中選擇New Project Wizard 項

12、，將出現工程項目建立向導對話框。如圖2-1 (a)所示。2. 點擊“Next”，進入到如圖2-1 (b)所示的工程項目命名對話框，在最上面的文本輸入框中輸入為該項目所建的目錄名，如本例為“E:Clock”，在中間的文本輸入框中輸入項目名稱，本次實驗為“adder”，在最下面的文本輸入框中輸入最頂層模塊的名稱“adder”。3. 點擊“Next”,進入到如圖2-1 (c)所示的設計文件選擇對話框，由于在本例中還沒有任何設計文件，所以不選擇任何文件。(a)工程項目建立向導對話框圖 (b)工程項目命名對話框 (c)設計文件選擇對話框 (d)器件選擇對話框 (e)第三方EDA工具選則對話框 (f)”S

13、ummary”對話框 圖2-1 項目建立向導4. 點擊“Next”，進入到如圖2-1(d)所示的器件選擇對話框，在“Family”下拉菜單中選擇需要的器件。5. 點擊“Next”進入到如圖2-1 (e)所示的第三方EDA 工具選擇對話框，在這個界面可以選擇第三方的綜合工具、仿真工具和時延分析工具。由于在本例中綜合、仿真和時延分析都采用Quartus II 內置的工具，所以在這個頁面不作任何選擇。6. 點擊“Next”進入到如圖2-1 (f)所示的“Summary”對話框，在這個窗口列出了前面所作設置的全部信息。7. 點擊“Finish”完成工程項目建立過程，回到如圖2-2主窗口，主窗口分為幾個

14、部分，除了菜單和工具條以外，左上有項目導航(Project Navigator)欄，此時在該欄能看到頂層模塊的名稱；左中是處理進度欄，用于顯示項目處理的進度；下方是信息欄，用于顯示項目處理過程中產生的各項信息。 項目導航欄 主工作區 進度處理欄 信息欄圖2-2 Quartus II 主窗口界面2.3 QUARTUSII建立原理圖輸入文件在 Quartus II 中我們可以利用Block Editor 以原理圖的形式進行設計輸入和編輯。Block Editor 可以讀取并編輯后綴名為”.bdf”的原理圖設計文件以及在 MAX+PLUS II中建立的后綴為”.gdf”的原理圖輸入文件。在Block

15、 Design Files 的基礎上還可以生成Block Symbol Files(.bsf), AHDL Include 文件(.inc) 和HDL 文件，以被其他設計文件調用。下面介紹原理圖輸入的過程：1. 在 File 菜單中選擇New 項，將出現新建文件對話框，如圖2-3 所示。選擇“BlockDiagram/Schematic File”項。圖2.3 新建文件對話框2. 點擊“OK”,在主界面中將打開如圖2-4 所示的“Block Editor”窗口。圖2-4 所示的“Block Editor”包括主繪圖區和主繪圖工具條兩部分。主繪圖區是用戶繪制原理圖的區域，繪圖工具條包含了繪圖所需

16、要的一些工具。 主繪圖區 繪圖工具欄圖2.4 Block Editor主窗口3. 點擊繪圖工具欄上的按鈕打開如圖2-5 所示的元件添加窗口。圖2-5 元件添加窗口在“Libraries”欄中顯示目前你已經安裝的元件庫，一般缺省會有mega functions、others 和primitives這三個庫。其中mega functions 是參數化模塊庫，包含了一些參數可調、功能復雜的高級功能模塊；others 庫中則包含了原來MAX+PLUS II 中的部分器件庫，其中包括了大部分的74 系列中規模邏輯器件；primitives 庫是基本庫包含一些基本的邏輯器件，如各種門、觸發器等。4. 在元

17、件庫中打開元件目錄，選中所需要的元件，此時在右側窗口中能即時看到該器件的外形，單擊“OK”按鈕，對話框關閉，此時在鼠標光標處將出現所選的元件，并隨鼠標的移動而移動，在合適的位置點擊鼠標左鍵，放置一個元件，移動鼠標，重復放置第二個元件，放置結束時點擊鼠標右鍵選擇Cancel。5. 完成元件放置后就需要連接各個器件了。連接元器件的兩個端口時，先將鼠標移到其中一個端口上，這時鼠標指示符自動變為“+”形狀，然后一直按住鼠標的左鍵并將鼠標拖到第二個端口，放開左鍵，則一條連接線被畫好了。如果需要刪除一根連接線，可單擊這根連接線使其成高亮線，然后按鍵盤上的“Delete”鍵即可。6. 從“File”菜單下選

18、擇“Save”，出現文件保存對話框。單擊“OK”，使用默認的文件名存盤。默認的文件名為項目頂層模塊名加上“.bdf”后綴。2.4 QUARTUSII層次化項目設計數字系統設計的一般方法是采用自底向上或自頂向下的層次化設計。利用Quartus II提供的工具我們可以很容易的完成用層次化設計。2.4.1 底層模塊符號的建立和修改為了便于頂層模塊的調用，我們首先必須將前面設計的所需電路轉變成一個元件符號。1. 在所需要的底層電路圖設計完成以后，在圖形編輯器窗口下，執行菜單“File”下“Create / Update”子菜單下的“Create symbol Files for Current Fil

19、e”，就可以將我們自己設計的電路編譯成庫中的一個元件；2. 執行菜單“File”下的“Open”項，在文件類型下拉列表框中選擇“Other Source Files”項，然后在文件窗口內選擇剛完成編譯的元件，點擊“打開”按鈕，打開符號編輯器窗口，在這個窗口中我們可以看到我們新建元件符號的外觀。3. 和圖形編輯器類似，在符號編輯器里，我們可以通過畫圖工具對符號進行一些必要的修改，以滿足我們的需要。2.4.2 建立頂層設計文件在完成模塊符號生成后，我們可以建立頂層文件來調用這個符號，以構成完整的系統。新建一個空白的圖形文件，保存為“Clock.bdf”。打開元件添加窗口?？梢宰⒁獾胶鸵郧安煌氖窃?/p>

20、“libraries”欄中，多出了一個“project”目錄如圖2-6，在這個目錄下，可以看到我們自己做的元件。圖2-6元件添加窗口在繪圖區內放置若干元件，經過連接后，完成我們需要的頂層文件。假設我們前面我們指定的項目頂層文件為“Counter60.bdf”，而現在這個項目的頂層文件是“Clock.bdf”，所以必須重新設置。在主窗口的“Project Navigator”欄中，打開“File”項，在“Device Design Files”目錄中選擇“Clock.bdf”點擊鼠標右鍵，在右鍵菜單，選擇“Set as Top_Lever Entity”項，將“Clock.bdf”指定為項目頂層

21、文件如圖2-7編譯完成后，在主窗口的“Project Navigator”欄中，打開“Hierarchy”項顯示整個項目的設計層次，如圖2-8 所示。圖2-7 設置頂層項目文件 圖2-8 顯示項目設計層次第3章 8位加法器設計3.1 8位加法器原理及功能說明8位加法器是由8個一位的全加器串聯構成，運算時，低位的數相加運算求得和與進位，將和輸出，進位傳給上一位全加器。以此類推。最終實現將2組8位二進制數進行求和運算。設計思路全加器全加器全加器全加器全加器全加器全加器全加器 進位 進位 進位 進位 進位 進位 進位圖3-1 8位加法器數據流和和和和和和和和2個加數2個加數2個加數2個加數2個加數2

22、個加數2個加數2個加數3.2 設計過程3.2 .1半加器、原理圖設計如圖3-2圖3-2 半加器原理圖半加器由一個二位輸入與門、一個非門和一個二位輸入與非門如圖連接構成。將原理圖保存好后進行仿真，仿真波形圖如圖3-3。圖3-3 半加器波形圖通過波形圖可以確認，半加器無誤。為了能夠簡化全加器原理圖，將半加器進行編譯，形成元件”h_adder”。3.2 .2全加器全加器的原理圖如圖3-4圖3-4 全加器原理圖全加器由兩個半加器、一個或門、三個輸入端、兩個輸出端構成。全加器的波形圖如圖3-5圖3-5 全加器波形圖通過波形圖可以確認，全加器無誤。為了能夠簡化8位全加器原理圖，將全加器進行編譯，形成元件”f_adder”。3.2 .3 8位全加器8位全加器的原理圖如圖3-6圖3-6 8位全加器原理圖將8個一