1、.數字電子技術模擬題一一、單項選擇題（2×10分）1下列等式成立的是（ ）A、 A1=A B、 A0=A C、A+AB=A D、A+AB=B2函數的標準與或表達式是（ ）A、F=m(1,3,4,7,12) B、F=m(0,4,7,12)C、F=m(0,4,7,5,6,8,9,10,12,13,14,15) D、F=m(1,2,3,5,6,8,9,10,11,13,14,15)3屬于時序邏輯電路的是（）。A、寄存器 B、ROM C、加法器 D、編碼器4同步時序電路和異步時序電路比較，其差異在于后者（ ）A、沒有觸發器 B、沒有統一的時鐘脈沖控制 C、沒有穩定狀態 D、輸出只與內部狀態有

2、關，與輸入無關5將容量為256×4的RAM擴展成1K×8的RAM，需（ ）片256×4的RAM。A、 16 B、2 C、4 D、8 6在下圖所示電路中，能完成邏輯功能的電路有（ ）。A、B、C、D、7函數F=C+AB+，無冒險的組合為（ ）。A、 B=C=1 B、 A=0，B=0 C、 A=1，C=0 D、 B=C=O8存儲器RAM在運行時具有（）。A、讀功能 B、寫功能 C、讀/寫功能 D、無讀/寫功能9觸發器的狀態轉換圖如下，則它是：（）A、T觸發器B、RS觸發器C、JK觸發器D、D觸發器10將三角波變換為矩形波，需選用（）A、多諧振蕩器 B、施密特觸發器C、

3、雙穩態觸發器 D、單穩態觸發器二、判斷題（1×10分）（）1、在二進制與十六進制的轉換中，有下列關系：（10001）B=（9DF1）H（）2、8421碼和8421BCD碼都是四位二進制代碼。（）3、二進制數1001和二進制代碼1001都表示十進制數9。（）4、TTL與非門輸入采用多發射極三極管，其目的是提高電路的開關速度。（）5、OC與非門的輸出端可以并聯運行，實現“線與”關系，即L=L1+L2（）6、CMOS門電路中輸入端懸空作邏輯0使用。（）7、數字電路中最基本的運算電路是加法器。（）8、要改變觸發器的狀態，必須有CP脈沖的配合。（）9、容量為256×4的存儲器，每字4

4、位，共計256字，1024個存儲單元。（）10、自激多諧振蕩器不需外加觸發信號，就能自動的輸出矩形脈沖。三、分析計算題（7×6分）1、如果的最簡與或表達式為是否存在約束條件.如果存在，試指出約束條件。2、下圖為雙4選1數據選擇器構成的組合邏輯電路，輸入量為A、B、C，輸出邏輯函數為F1，F2，試寫出F1、F2，邏輯表達式。3、用一片74138譯碼器和門電路實現全加器，寫出真值表，畫出電路圖。4、分析下圖所示電路的邏輯功能，并將結果填入下表。5、電路如下圖所示，設起始狀態Q2Q1=00，問經過系統時鐘信號3個CP脈沖作用后，Q2Q1處于什么狀態.并畫出Q2Q1的波形。6、圖示電路是PA

5、L的一種極性可編程輸出結構，若要求，試用符號“×”對該電路矩陣進行恰當的編程。四、設計題（共2小題，1小題12分，2小題8分，共20分）1、 試用正邊沿D觸發器和門器件設計一個狀態轉換如02413的模5同步計數器。并檢查電路的自啟動能力。2、用兩片74LS290異步十進制計數器芯片設計一個60進制計數器的電路,畫出電路連接圖。附：74LS290集成芯片功能表CPR01R02R91R92功能×11任一為0清0(QDQCQBQA=0000)×任 意11置9(QDQCQBQA=1001)任一為0任一為0計數五、綜合題（8分）試用8選1數據選擇器74151和四位同步二進制

6、加法計數器74LS161芯片設計序列信號發生器，序列信號為11001101（左位在先），畫出電路連線圖。附74LS161四位同步二進制加法計數器芯片功能表。數字電子技術模擬題二一、單項選擇題（2×10分）1在下列數據中，數值最小的是（ ）A、 59H B、 130O C、1010111B D、1BCD2函數 的標準與或表達式是（ ）A、 F=m(0,1,3,4,7,11,13,15) B、F=m(0,1,6,7,8,9,10,11)C、F=m(0,1,6,7,12,13,14,15) D、F=m(0,1,4,7,12,13,14,15)3典型的五管TTL與非門，輸入端采用多發射極三極

7、管是為了：A、放大輸入信號 B、實現或邏輯C、提高帶負載能力 D、提高工作速度4電路由TTL門電路組成,F的邏輯表達式是（）。D、5為實現“線與”的邏輯功能，應選用：A、與門 B、與非門 C、傳輸門 D、集電極開路門6下列哪類觸發器有一次變化現象（）。A、同步RS觸發器 B、主從JK觸發器 C、邊沿JK觸發器 D、邊沿D觸發器7集成十進制加法計數器初態為Q3Q2Q1Q0=1001,經過5個CP脈沖后,計數器狀態為（ ）A、0000 B、0100 C、0101 D、1110下面說法錯誤的是（）A、RAM分為靜態RAM和動態RAM B、RAM指在存儲器中任意指定的位置讀寫信息C、譯碼電路采用CMO

8、S或非門組成9用容量為16K×8位存儲芯片構成容量為64K×8位的存儲系統，需（ ）片16K×8位存儲芯片,需( )根地址線,()根數據線。A、 4,16,8 B、4,14,8 C、2,16,8D、2,14,1610集成單穩態觸發器的暫穩態維持時間取決于( )。A、 R、C元件參數 B、所用門電路的傳輸延遲時間C、觸發脈沖持續的時間 D、器件本身的參數 二、判斷題（1×10分）（）1、8421碼和8421BCD碼都是四位二進制代碼。（）2、二進制數代碼1000和二進制代碼1001都可以表示十進制數8。（）3、保險庫有一把鎖，A、B兩名經理各有一把鑰匙，必

9、須兩名經理同時在才能開鎖。用F表示打開保險庫鎖的狀態，F的邏輯表達式為：（）4、TSL門輸出有三種狀態。（）5、TG門只用于數字信號的傳輸。（）6、CMOS門電路中輸入端懸空作邏輯0使用。（）7、要改變觸發器的狀態，必須有CP脈沖的配合。（）8、掩膜ROM只能改寫有限次。（）9、將三角波變換為矩形波，需選用施密特觸發器。（）10、矩形脈沖只能通過自激振蕩產生。三、分析計算題（1-5小題每題8分，6小題10分，共50分）1、 電路如圖所示：（1）、按圖直接寫出Y的表達式（2）、根據反演規則寫出Y的反函數（3）、根據對偶規則寫出Y的對偶式（4）、寫出Y的最簡與或表達式2222、 組合邏輯電路輸入（

10、X、Y、Z）輸出（L）波形如圖所示，分析該電路的邏輯功能。并用最少的兩輸入與非門實現（無反變量輸入）3、已知某觸發器的狀態轉換圖，寫出此觸發器的特性方程，并用D和JK觸發器實現它。4、電路由JK觸發器及與非門構成，試寫出特性方程、驅動方程和狀態方程。該電路若在K輸入處以置0代替Qn，則電路功能是否會改變.5、圖示電路是PAL的一種極性可編程輸出結構，若要求，試用符號“×”對該電路矩陣進行恰當的編程。6、由集成四位比較器74LS85和集成計數器74LS161構成一個定時電路如圖所示，Z是信號輸出端。比較器A3A2A1A0預置為1001，計數器的數據輸入端DCBA預置為0010，試問：（

11、1） 當 Z接在LD端時（RD置1），一個Z脈沖周期內包含多少個時鐘脈沖CP.（2） 當 Z接在RD端時（LD置1），一個Z脈沖周期內又包含多少個時鐘脈沖CP.簡單寫出分析過程四、設計題（10×2分）2、 試用正邊沿JK觸發器和門器件設計一個模可變同步減計數器。當X=0時M=3；當X=1時，M=4。檢查電路的自啟動能力。2、用兩片74LS290（異步二-五-十進制加計數器）芯片設計一個54進制加計數器,畫出電路連接圖。附：74LS290集成芯片功能表CPR01R02R91R92功能×11任一為0清0(QDQCQBQA=0000)×任 意11置9(QDQCQBQA=

12、1001)任一為0任一為0計數數字電子技術模擬題三一、選擇題（2×10分）1、F=AB+CD的真值表中，F=1的狀態有：（）a、2個 b、4個 c、6個 d、8個2、在系列邏輯運算中，錯誤的是：（）a、 若A=B，則AB=A b、若1+A=B，則1+A+AB=BAZ10kc、 A+B=B+C，則A=C d、都正確3、雙輸入CMOS與非門如右圖，輸出Z為：（）a、Z=A b、Z= c、Z=0 d、Z=14、欲使一路數據分配到多路裝置應選用帶使能端的：（）a、編碼器 b、譯碼器 c、選擇器 d、比較器5、JK觸發器在CP脈沖作用下，欲使Qn+1=1，則必須使：（）a、J=1，K=0 b、

13、J=0，K=0 c、J=0，K=1 d、J=1，K=16、觸發器的狀態轉換圖如下，則它是：（）a、 RS觸發器 b、D觸發器c、JK觸發器 d、T觸發器7、將三角波變換為矩形波，需選用：（）a、施密特觸發器 b、多諧振蕩器c、雙穩態觸發器 d、單穩態觸發器8、如圖所示時序邏輯電路為（）。a、 移位寄存器b、 同步二進制加法計數器c、異步二進制減法計數器c、 異步二進制加法計數器9、邏輯電路如圖所示，當A=“0”，B=“1”時，脈沖來到后觸發器 ( )。a、置“0”b、保持原狀態c、置“1” d、具有計數功能10、如圖所示邏輯電路為（）。a、同步二進制加法計數器b、異步二進制加法計數器c、同步二

14、進制減法計數器d、異步二進制減法計數器二、判斷題（2×10分）（）1、在二進制與十六進制的轉換中，有下列關系：（10001）B=（9DF1）H（）2、8421碼和8421BCD碼都是四位二進制代碼。（）3、二進制數1001和二進制代碼1001都表示十進制數9。（）4、TTL與非門輸入采用多發射極三極管，其目的是提高電路的抗干擾能力。（）5、OC與非門的輸出端可以并聯運行，實現“線與”關系，即L=L1+L2（）6、在具有三組與輸入端的與或非門中，當只使用其中的兩組與輸入端時，余下的一組與輸入端應接高電平。（）7、數字電路中最基本的運算電路是加法器。（）8、要改變觸發器的狀態，必須有CP

15、脈沖的配合。（）9、容量為256×4的存儲器，每字4位，共計256字，1024個存儲單元。（）10、自激多諧振蕩器不需外加觸發信號，就能自動的輸出矩形脈沖。三、化簡邏輯函數（12分）1、 （6分）用公式法：2、 （6分）用卡諾圖法：四、組合邏輯電路（18分）1、設有一組合邏輯部件，不知內部結構，測得其輸入波形A，B，C與輸出波形L如圖所示，1）試列寫出真值表；2）寫出邏輯表達式；3）畫出由74138譯碼器構成邏輯圖。(本大題10分)2、下圖為雙4選1數據選擇器構成的組合邏輯電路，輸入量為A、B、C，輸出邏輯函數為F1，F2，試寫出F1，F2，邏輯表達式。（8分）五、時序邏輯電路（20

16、分）1. (8分)設負邊沿JK觸發器的初始狀態為0，CP、J、K信號如圖所示，試畫出Q端的波形。2、（12分）邏輯電路如圖所示，1. 寫出時鐘方程，2. 寫出驅動方程，3. 求解狀態方程，4. 列寫狀態表，5. 已知C脈沖波形，畫出輸出，的波形，判斷該計數器是加法還是減法.是異步還是同步.（設，的初始狀態均為“00”）。（12分）六、 綜合題設計（10分）四位二進制計數器74161的功能表和邏輯符號如下圖所示。1、 試說明該器件的各引腳的作用。2、 分別用清零法和置數法和適當的邏輯門構造9進制計數器。數字電子技術模擬題一解答及評分標準一、單項選擇題（2×10分）1、C2、D3、A4、

17、B5、D6、B7、D8、C9、A10、B評分標準：每題2分，做對一個2分，錯誤不給分。二、判斷題（1×10分）1、2、×3、×4、5、×6、×7、8、×9、10、評分標準：每題1分，做對一個1分，錯誤不給分。三、分析計算題（7×6分）1、，（3分）要使則F中含有無關項（1分），無關項為：（3分）。2、解答如下：（寫對一個3.5分）3、全加器真值表列出見右圖（3分）Ci-1 Bi AiSiCi0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111電路連對4分，其中使能端

18、接對1.5分（每個0.5分），信號輸入端接對0.5分，輸出接對2分（每個1分）。4、Y的表達式如下：寫出三態門輸出1分，真值表一個1.5分，共6分。5、輸出波形圖中兩個T觸發器由于信號T=，都是T觸發器。只要受到時鐘脈沖信號的觸發，觸發器就翻轉。但是第二個觸發器的時鐘脈沖信號應為CP2=+CP，只有當1=0時，第二個觸發器才會隨著CP脈沖由01，得到上升沿觸發而改變狀態。畫出的Q1Q2波形如上圖（b）所示。（分析2分）從工作波形圖可知，經過系統時鐘脈沖信號3個CP脈沖作用后，Q2Q1處于11狀態。（1分），波形畫對4分。6、方案之一：（4分），編程畫對3分。四、設計題（共2小題，1小題12分，

19、2小題8分，共20分）1、解：設計步驟如下：（1）確定觸發器個數K。K=3，因為狀態數N=5，符合2K-1<N<2K。電路狀態用Q3Q2Q1表示。（1分）（2）列狀態轉換真值表。根據D觸發器的次態方程，列狀態轉換真值表，如下表表示。（3分），各個量填對計0.5分。狀態轉換真值表Q3Q2Q1D3D2D1001000100100011010001001000110010001001000110（3）求激勵輸入方程組。首先要根據狀態轉換真值表，畫D3、D2、D1的卡諾圖，然后通過卡諾圖化簡得到激勵輸入方程。D3、D2、D1的卡諾圖如下圖所示。經過卡諾圖化簡得到激勵輸入方程如下：驅動方程一

20、個1分，共計3分。（4）畫電路圖。由激勵輸入方程組，可畫電路圖如下圖所示。（3分）（5）檢查能否自啟動。首先將非工作狀態101，110，111分別代入激勵方程D3、D2、D1中，然后根據D觸發器次態方程，可知所有的非工作狀態都能進入工作狀態，即101001；110101001；111001。因此電路可以自啟動。（1分）（6）畫完整狀態轉換圖如下圖所示。（1分）2、連接電路如圖所示：評分標準：清零端接對各2分，共4分；置位端接對各1分，共2分，CPB接對各0.5分，共1分，高位CPA接對1分。五、綜合題（8分）解：由于序列信號的長度N=8，因此首先要將74LS161作為一個模8計數器使用。（1分

21、）當74LS161芯片的輸入端P、T、都接高電平“1”時，芯片就是一個模16計數器，QDQCQBQA的狀態號從0、1、2直至15。如果不使用輸出端QD，則QCQBQA的狀態號從0、1、2直至7。在這種情況下，芯片就可當作模8計數器使用。（2分）設8選1數據選擇器的地址信號輸入端從高到低為C、B、A，而74LS161芯片的4個數據輸出端從高到低為QD、QC、QB、QA。只需將QA接A，QB接B，QC接C，（2分）數據選擇器的8個數據輸入端X0至X7分別接1、1、0、0、1、1、0、1就可以實現設計目的。（2分）電路圖如下圖所示，圖中F為序列信號輸出端。（圖中D、C、B、A接地，是為了避免干擾信號

22、進入。）（1分）序列信號發生器電路圖數字電子技術模擬題二參考答案及評分標準一、單項選擇題（2×10分）1C2D3D4C5D6B7B8C9A10。A評分標準：答對1個記2分，答錯不得分。二、判斷題（1×10分）12345678910。評分標準：答對1個記1分，答錯不得分。三、分析計算題（1-5小題每題8分，6小題10分，共50分）1、（1） 3分（2） 1分（3） 1分（4） 3分評分標準如上，若方法不同，按結論酌情給分。2、8分（1）表達式： 4分邏輯功能：判奇電路 2分電路圖：2分 P H0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101110若方法不同，按結論酌情給分。3、8分（1）狀態真植表：（4分）(2) 特性方程：（1分）（3）JK觸發器的特性方程：（1分）（4）D觸發器的特性方程：（1分）圖（1分）若方法不同，按結論酌情給分。4、8分JK觸發器的特性方程： 2分驅動方程： 2分狀態方程： 2分若 1分電路功能會改變。 1分若方法不同，按結論酌情給分。5、8分評分標準：第1行編程 3分；第2行編程 3分第3、4行編程 1分；