1、課 程 設 計 課程名稱 集成電路課程設計題目名稱 74HC138芯片3-8線譯碼器學生學院 材料與能源學院 專業班級 學 號 學生姓名 指導教師 2015年 7 月 11 日目錄【摘要】1. 設計目的與任務- 1 -2. 設計要求及內容- 1 -3. 設計方法及分析- 2 -3.1 74HC138芯片簡介- 2 -3.2 工藝和規則及模型文件的選擇- 3 -3.3 電路設計- 4 -3.3.1 輸出級電路設計- 4 -3.3.2 內部基本反相器中的各MOS 尺寸的計算- 6 -3.3.3 四輸入與非門MOS尺寸的計算- 7 -3.3.4 三輸入與非門MOS尺寸的計算- 8 -3.3.5 輸入

2、級設計- 9 -3.3.6 緩沖級設計- 10 -3.3.7 輸入保護電路設計- 11 -3.4. 功耗與延遲估算- 13 -3.4.1. 模型簡化- 13 -3.4.2. 功耗估算- 14 -3.4.3. 延遲估算- 14 -3.5. 電路模擬- 16 -3.5.1 直流分析- 17 -3.5.2 瞬態分析- 19 -3.5.3 功耗分析- 20 -3.6. 版圖設計- 21 -3.6.1 輸入級的設計- 21 -3.6.2 內部反相器的設計- 22 -3.6.3 輸入和輸出緩沖門的設計- 22 -3.6.4 三輸入與非門的設計- 23 -3.6.5 四輸入與非門的設計- 24 -3.6.6

3、 輸出級的設計- 24 -3.6.7 調用含有保護電路的pad元件- 25 -3.6.8 總版圖- 25 -3.7. 版圖檢查- 25 -3.7.1 版圖設計規則檢查（DRC）- 25 -3.7.2 電路網表匹配（LVS）檢查- 26 -3.7.3 后模擬- 26 -4. 經驗與體會- 27 -5. 參考文獻- 28 -附錄A：74HC138電路總原理圖- 29 -附錄B：74HC138 芯片版圖- 30 - 3 -【摘要】 現代社會正在飛速的發展，集成電路已經成為現代科技發展的支柱產業，現代技術產業的心臟，可以說，沒有集成電路，就沒有現代社會。集成電路發展迅猛，按功能結構分類集成電路可以分為

4、模擬集成電路、數字集成電路和數/模混合集成電路三大類。按制作工藝分類集成電路可分為半導體集成電路和膜集成電路。按集成度高低分類集成電路可分為 SSI小規模集成電路、MSI中規模集成電路、LSI大規模集成電路、VLSI超大規模集成電路、ULSI特大規模集成電路、GSI 巨大規模集成電路也被稱作極大規模集成電路或超特大規模集成電路。其中3-8譯碼器是集成電路設計中一個典型的芯片，集成電路設計方法、原理和流程是可以從中體現出來。【關鍵詞】：集成電路設計 74HC138 Tranner Pro 版圖 1. 設計目的與任務 本課程設計是集成電路分析與設計基礎的實踐課程，其主要目的是使學生在熟悉集成電路制

5、造技術、半導體器件原理和集成電路分析與設計的基礎上，訓練綜合運用已掌握的知識，利用相關軟件，初步熟悉和掌握集成電路芯片的系統設計電路設計及模擬版圖設計版圖驗證等正向設計方法。2. 設計要求及內容2.1 器件名稱3-8線譯碼器的74HC138芯片2.2 要求的電路性能指標(1) 可驅動10個LSTTL電路（相當于15pF電容負載）；(2) 輸出高電平時， ， (3) 輸出底電平時，(4) 輸出級充放電時間，(5) 工作電源5V，常溫工作，工作頻率，總功耗。2.3 設計內容(1) 功能分析及邏輯設計；(2) 電路設計；(3) 估算功耗與延時；(4) 電路模擬與仿真；(5) 版圖設計（全手工、層次化

6、設計）；(6) 版圖檢查：DRC與LVS；(7) 后仿真(選做)；(8) 版圖數據提交。2.4 設計要求(1) 按題目要求，獨立完成設計全過程；(2) 設計時使用的工藝及設計規則；(3) 根據所用的工藝，選取合理的模型庫，使用其參數進行相關計算；(4) 選用以lambda()為單位的設計規則。3. 設計方法及分析3.1 74HC138芯片簡介 74HC138是一款高速CMOS器件，74HC138引腳兼容低功耗肖特基TTL（LSTTL）系列。 74HC138譯碼器可接受3位二進制加權地址輸入（A0, A1和A2），并當使能時，提供8個互斥的低有效輸出（Y0至Y7）。74HC138特有3個使能輸入

7、端：兩個低有效（E1和E2）和一個高有效（E3）。除非E1和E2置低且E3置高，否則74HC138將保持所有輸出為高。利用這種復合使能特性，僅需4片74HC138芯片和1個反相器，即可輕松實現并行擴展，組合成為一個1-32（5線到32線）譯碼器。它的管腳圖如圖3-1所示，其邏輯真值表如表3-1所示。圖3-1 74HC138引腳圖表3-1 74HC138真值表INPUTS 輸入Outputs輸出ENABLE 使能ADDRESS地址E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7XXHXXXHHHHHHHHLXXXXXHHHHHHHHXHXXXXHHHHHHHHHLLLLLLHHHHHHH

8、HLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL74HC138邏輯表達式：74HC138的邏輯圖如圖3-2所示：圖3-2 74HC138邏輯圖3.2 工藝和規則及模型文件的選擇 根據設計要求，選取mHP_nS5 作為工藝及設計規則，從mHP_nS5.ext文件可知： Technology:0.5u (Lambda = 0.30um) / N-well (SCN3M_SUBM) Sub-Micron，本設計采用的參數如下： 根據所選擇的工藝，本設計選

9、取typ的CMOS流程元件模型文件ml2_typ.md，使用其參數進行相關計算。 ml2_typ.md模型文件的參數如下所示：3.3 電路設計3.3.1 輸出級電路設計 根據要求，輸出級等效電路如圖3-3所示，輸入Vi為前一級的輸出，可認為是理想的輸出，即。圖3-3 輸出級等效電路(1) 輸出級N管的計算 當輸入為高電平時，輸出為低電平，N管導通，后級TTL有較大的灌電流輸入，要求，依據MOS管的理想電流統一方程式：可以求出的值。其主要計算如下:= =108.92109(2) 輸出級P管的計算 當輸入為低電平時，輸出為高電平，P管導通。同時要求N管和P管的充放電時間，分別求這兩個條件下的極限值

10、，然后取大者。1 以,為條件計算極限值，用MOS管理想電流方程統一表達式：可以求出的值。其主要計算如下： 2 以為條件計算的極限值N管和P管的充放電時間和表達式分別為 其計算過程如下：由，故有=令 在兩種方法中，因為中的大于中的，故取方法中計算的結果，即 。3.3.2 內部基本反相器中的各MOS 尺寸的計算 內部基本反相器如圖3-4所示，它的N管和P管尺寸依據充放電時間和方程來求。關鍵點是先求出式中的(即負載)。圖3-4 內部反相器它的負載由以下內部反相器的負載由Cl以下三部分電容組成：本級漏極的PN結電容；下級的柵電容；連線雜散電容。本級漏極PN結電容計算 其中是每的結電容，是每的周界電容，

11、b為有源區寬度，可從設計規則獲取。因為本設計版圖中，最小孔尺寸為，孔與多晶硅柵的最小間距為，孔與有源區邊界的最小間距為，則取。 總的漏極PN結電容應是P管 的和N管的總和，即：柵電容Cg計算 此處和為與本級漏極相連的下一級N管和P管的柵極尺寸，近似取輸出級的和值。連線雜散電容Cs 一般CPNCg10CS，可忽略CS作用。所以，內部基本反相器的總負載電容為上述各電容計算值之和。將數據代入上面公式得， 根據和的計算式及條件，計算出和。取，由方程，代入數據有：又有，即，代入上式解得 取整數，得到 3.3.3 四輸入與非門MOS尺寸的計算 四輸入與非門的電路如圖3-5所示。根據截止延遲時間和

12、導通延遲時間  的要求，在最壞情況下，必須保證等效N管、P管的等效電阻與內部基本反相器的相同，這樣四輸入與非門就相當于內部基本反相器了。因此，N管的尺寸放大4倍，而P管尺寸不變，即：代入內部反相器的寬長比，可以算出邏輯MOS尺寸：圖3-5 四輸入與非邏輯門電路3.3.4 三輸入與非門MOS尺寸的計算同理可以計算三輸入與非門的尺寸，其邏輯電路圖如圖3-6所示。N管的尺寸放大4倍，而P管尺寸不變，即：圖3-6 三與非邏輯門電路代入內部反相器的寬長比，可以算出邏輯MOS尺寸：3.3.5 輸入級設計由于本電路是與TTL兼容，TTL的輸入電平可能為2.4V，如果按正常內部反相器進行設計，則N1

13、、P1構成的CMOS將有較大直流功耗。故采用圖3-7所示的電路，通過正反饋的P2作為上提拉管，使較快上升，減小功耗，加快翻轉速度。圖3-7 輸入級電路1 提拉管P2的（W/L）P2計算為了節省面積，同時又能使較快上升，取。理論上，這里取。而且為了方便畫圖，這里就去。2 CMOS 反相器P1管的計算此P1管應取內部基本反相器的尺寸。因此這里取 3 CMOS 反相器N1管的計算由于要與TTL電路兼容，而TTL的輸出電平在0.42.4V之間轉換，因此要選取反相器的狀態轉變電平：又知：代入數據，有 3.3.6 緩沖級設計1 輸入緩沖級 由74HC138的邏輯圖可知，在輸入級中有六個信號：S0、S1、S

14、2、A0、A1、A2。其中S0經一級輸入反相器和一級三與非門后，形成, 用去驅動8個四輸入與非門，故需要緩沖級，使其驅動能力增加。同時為了用驅動，必須加入緩沖門。由于A2、A1、A0以及、各驅動內部與非門4個，所以可以不用緩沖級。 S緩沖級的設計過程如下： S的緩沖級與輸入級和內部門的關系如圖3-8所示。圖3-8 Cs的緩沖級 圖中M1為輸入級，M2為內部門，M3為緩沖級驅動門。M1的P管和N管的尺寸即為上述所述的輸入級CMOS反相器P1管和 N1管尺寸，M2的P管和N管的尺寸即為內部基本反相器P1管和 N1管尺寸，M3的P管和N管的尺寸由級間比值（相鄰級中MOS管寬度增加的倍數）來確定。如果

15、要求尺寸或功耗最佳，級間比值為210。具體可取。N為扇出系數，它的定義是： 在本例中，前級等效反相器柵的面積為M2的P管和N管的柵面積總和，下級柵的面積為8個四輸入與非門中與S相連的所有P管和N管的柵面積總和。故有：2 緩沖輸出級 由于輸出級部分要驅動TTL電路，其尺寸較大，因而必須在與非門輸出與輸出級之間加入一級緩沖門M2，如圖3-9所示。將與非門M1等效為一個反相器，類似上述S的緩沖級設計，計算出M2的P管和N管的尺寸。圖3-9輸出緩沖級同理：3.3.7 輸入保護電路設計 因為MOS器件的柵極有極高的絕緣電阻，當柵極處于浮置狀態時，由于某種原因，感應的電荷無法很快地泄放掉。而MOS器件的柵

16、氧化層極薄，這些感應的電荷使得MOS器件的柵與襯底之間產生非常高的電場。該電場強度如果超過柵氧化層的擊穿極限，則將發生柵擊穿，使MOS器件失效，因此要設置保護電路。輸入保護電路有單二極管、電阻結構和雙二極管、電阻結構。圖3-10所示電路為雙二極管、電阻結構輸入保護電路。保護電路中的電阻可以是擴散電阻、多晶硅電阻或其他合金薄膜電阻，其典型值為300500。二極管的有效面積可取500，或用Shockley方程計算。由于保護電路計算比較復雜，因此在版圖設計中直接調用庫中的標準pad，因其包含保持電路，就不必另外的保護電路設計。圖3-10 保護電路至此，完成了全部器件的參數計算，匯總列出各級N管和P管

17、的尺寸如下：1 輸入級 (根據實際取35) 2 內部基本反相器 3 輸入緩沖級 4 內部三與非門 5 內部四與非門 6 緩沖輸出級 7 輸出級 3.4. 功耗與延遲估算在估算延時、功耗時，從輸入到輸出選出一條級數最多的支路進行估算。74HC138電路從輸入到輸出的所有各支路中，只有S1端加入了緩沖級，因而增加了延時與功耗，因此在估算延時、功耗時，就以S1支路電路圖(如下圖3-11所示)來簡化估算。圖3-11 估算延時、功耗Cs支路電路3.4.1. 模型簡化由于在實際工作中，八個四輸入與非門中只有一個可被選通并工作，而另七個不工作，所以估算功耗時只估算上圖所示的支路即可。在S1端經三級反相器后，

18、將不工作的七個四輸入與非門等效為負載電容CL1，而將工作的一個四輸入與非門的三個個輸入接高電平，只將S1端信號加在反相器上。在X點之前的電路，由于，S1均為輸入級，雖然A0，A1，A2比S少一個反相器，作為工程估算，可以認為七個輸入級是相同的，于是，估算功耗時對X點這前的部分只要計算S1這一個支路，最后將結果乘以七倍就可以了。在X點之后的電路功耗，則只計算一個支路。3.4.2. 功耗估算CMOS電路的功耗中一般包括靜態功耗、瞬態功耗、交變功耗。由于CMOS電路忽略漏電，靜態功耗近似為0，工作頻率不高時，也可忽略交變功耗，則估算時只計算瞬態功耗PT即可。是上述S1支路各級器件功耗的總和（共有7級

19、），即：其中：對于74HC138器件，整個芯片功耗為PT: 符合設計要求。3.4.3. 延遲估算 算出每一級等效反相器延遲時間，總的延遲時間為各級（共7級）延遲時間的總和。各級等效反相器延遲時間可用下式估算： 各字母的意義如圖3-12所示。圖3-12 延遲時間，上升與下降時間匯總列出每一集器件延遲時間，最后得出總的延遲時間。計算各級的公式：1 輸入級 同理可以代入相關數據計算其它級的及延遲2 內部反相器3 三輸入與非門4 輸入緩沖級5 四輸入與非門6 輸出緩沖級7 輸出級所以，總的延遲時間為 符合設計要求。3.5. 電路模擬 電路模擬中為了減小工作量，使用上述功耗與延遲估算部分用過的S1支路電

20、路圖。為了計算出功耗，在兩個電源支路分別加入一個零值電壓源V11和V12，電壓值為零（如下圖3-13所示），在模擬時進行直流掃描分析，然后就可得出功耗。圖3-13 電路模擬用S1支路電路把此電路圖轉化為SPICE文件，加入電路特性分析指令和控制語句，即可進行電路模擬。在延遲仿真的時候，和相差較大，所以調整了輸出級的NMOS管的尺寸，增大為。同時為了遵循版圖規則，基本反相器的尺寸由原來的改為。3.5.1 直流分析 直流分析：當輸入由0.4V變化到2.4V過程中，觀察波形得到閾值電壓（狀態轉變電平）Vs。Vs的值應為約1.4V。直流分析的電路圖如圖3-14所示，其對應的SPICE文件如圖3-15所

21、示，直流分析的輸入輸出電壓曲線如圖3-16所示。圖3-14直流分析電路圖圖3-15直流分析SPICE設置圖3-16直流分析輸入輸出電壓關系分析：從電壓關系可以看出，轉變電平大約在1.4V左右，符合設計的要求。因此所畫電路通過了直流分析測試。3.5.2 瞬態分析 從波形中得到，然后進行相關計算。瞬態分析的電路圖見圖3-17所示，其對應的瞬態分析的SPICE文件設置見圖3-18所示。對應的瞬態分析的結果見圖3-19。圖3-17 瞬態分析電路圖圖3-18瞬時分析SPICE設置圖3-19瞬態分析輸入輸出電壓關系由仿真輸出的結果報告文件可以得到其瞬態參數如下：，則滿足電路設計要求。3.5.3 功耗分析對

22、電壓源VI1和VI2進行直流掃描分析：“.dc lin source VI1 0 5 0.1 sweep lin source VI2 0 5 0.1 ”，輸出“.print dc p( VI1) p(VI2)”。功耗分析的電路原理圖見圖3-20，SPICE文件設置見圖3-21，功耗分析結果見圖3-22。這里的功耗分析采用的是靜態功耗，所以這里沒有加入脈沖源，只有直流電源。圖3-20 功耗分析電路原理圖圖3-21功耗分析SPICE設置圖3-22功耗分析結果從波形中得出，總功耗：從模擬分析得到的結果來看，各項模擬參數都滿足設計指標，下面可進行版圖設計。3.6. 版圖設計 本次的版圖設計采用的是層

23、次化、全手工設計版圖。所謂的層次化設計版圖，就是先設計單元版圖，由簡單的單元版圖再組成較復雜的單元版圖，一層層設計，直至完成芯片的整體版圖。3.6.1 輸入級的設計輸入級的設計如圖3-23所示，這里根據電路圖，由于提拉管的寬長比只有1，所以這里的多晶硅柵的寬度采用6，其余的多晶硅柵采用2的設計方法。輸入級版圖DRC如圖3-24所示。 圖3-23輸入級版圖 圖3-24輸入級版圖DRC3.6.2 內部反相器的設計內部反相器的寬長比比較小，考慮到這個原因，采用了將源、漏極的區域擴大的方法，以保證能夠符合設計規則。設計的版圖見圖3-25及DRC檢測如圖3-26所示。圖3-25內部反相器版圖 圖3-26

24、內部反相器版圖DRC3.6.3 輸入和輸出緩沖門的設計對于緩沖門，由于其管的寬長比比較大，這里采用了梳狀結構，從而減少了其管的面積，有效的利用的設計空間，其設計原理與內部反相器類似。具體的版圖和相應的版圖DRC檢測分別如圖3-27、圖3-28、圖3-29和圖3-30所示。 圖3-27輸入緩沖門 圖3-28 輸入緩沖門DRC 圖3-29輸出緩沖門 圖3-30 輸出緩沖門版圖DRC3.6.4 三輸入與非門的設計三輸入與非門涉及到的管比較多，區別于梳狀結構，這里采用了多條多晶硅柵，而又考慮到盡量只用第一層金屬線來布線（這樣在總圖連接引線會更加方便，更加容易），這里引出了多晶硅柵分別接輸入端口。所設計

25、的版圖及其DRC檢測分別如圖3-31和圖3-32所示。 圖3-31三輸入與非門版圖 圖3-32三輸入與非門版圖DRC3.6.5 四輸入與非門的設計四輸入與非門與三輸入與非門一樣，也采用梳狀結構。所設計的版圖及其DRC檢測分別如圖3-33和圖3-34所示。圖3-33 四輸入與非門版圖圖3-34 四輸入與非門版圖DRC3.6.6 輸出級的設計從計算中可以看出，輸出級的管的寬長比相比其它級來說是最大的，因此這里必須采用梳狀結構。而且需要多個管并聯來實現較大的寬長比。輸出級的版圖及其DRC檢測分別如圖3-35和圖3-36所示。 圖3-35 輸出級的版圖 圖3-36 輸出級的版圖DRC3.6.7 調用含

26、有保護電路的pad元件 pad保護電路如圖3-37所示。圖3-37 pad元件版圖3.6.8 總版圖執行cellinstance（選擇需要調用的單元圖）在一個新的cell內組合成整體電路圖。按照附錄A所示的邏輯圖接線，得到最終的電路版圖（見附錄B）。3.7. 版圖檢查 這一個操作與每一個子模塊的設計必須同步進行。做DRC檢查時應該分成小塊（單元）檢查。每一部分做成一個單元，每個單元進行DRC檢查。在全部通過后，將單元組合成電路，最終做一次全版圖的DRC，以確保全版圖正確。3.7.1 版圖設計規則檢查（DRC） 總圖的版圖設計規則檢查見圖3-38所示。圖3-38 總圖的DRC檢查由DRC檢查結果

27、可以看出，總圖能夠通過DRC檢查。3.7.2 電路網表匹配（LVS）檢查電路圖提取的網表文件(.sp)與版圖提取的網表文件(.spc)，進行元件和節點的匹配檢查。如果匹配，表明版圖的連接及版圖中各管子的生成是正確的。因此，只要保證電路圖是正確的，LVS檢查就可以驗證版圖的正確性。LVS檢查的結果見圖3-39所示。由結果可以看出，電路原理圖與電路版圖匹配正確。 圖3-39總圖LVS對照檢查結果3.7.3 后模擬 從版圖提取SPICE網表文件（.spc），加載電路特性分析指令和控制語句，進行模擬。加載電路特性分析指令和控制語句如圖3-40所示。仿真結果如圖3-所示。從結果圖容易看出版圖設計的功能正確。 圖 3-40 版圖的SPICE網表文件（.spc）圖 3-41 版圖的輸出的SPICE文件功能仿真4. 經驗與體會兩周的課程設計學到了很多，學會了使用Tanner軟件進行電路的電路原理圖連接和版圖的繪制，學會了如何根據自己想要的數據來繪制版圖以滿足自己的需要，還有就是學會了