1、如何提高電子產品的抗干擾能力和電磁兼容性 From: 在研制帶處理器的電子產品時，如何提高抗干擾能力和電磁兼容性？ 1、 下面的一些系統要特別注意抗電磁干擾： (1 微控制器時鐘頻率特別高，總線周期特別快的系統。 (2 系統含有大功率，大電流驅動電路，如產生火花的繼電器，大電流開關等。 (3 含微弱模擬信號電路以及高精度A/D變換電路的系統。 2、 為增加系統的抗電磁干擾能力采取如下措施： (1 選用頻率低的微控制器： 選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容

2、易發射出成為噪聲源，微控制器產生的最有影響的高頻噪聲大約是時鐘頻率的3倍。 (2 減小信號傳輸中的畸變 微控制器主要采用高速CMOS技術制造。信號輸入端靜態輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當高，高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重，它會引起信號畸變，增加系統噪聲。當TpdTr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。 信號在印制板上的延遲時間與引線的特性阻抗有關，即與印制線路板材料的介電常數有關。可以粗略地認為，信號在印制板引線的傳輸速度，約為光速的1/3

3、到1/2之間。微控制器構成的系統中常用邏輯電話元件的Tr（標準延遲時間）為3到18ns之間。 在印制線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在420ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應盡量少，最好不多于2個。 當信號的上升時間快于信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對于一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現TdTrd的情況，印刷線路板越大系統的速度就越不能太快。 用以下結論歸納印刷線路板設計的一個規則： 信號在印刷板上傳輸，其延遲時間不應大于所用器件的標稱延遲時間。 (

4、3 減小信號線間的交叉干擾： A點一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點，由于A點信號的向前傳輸，到達B點后的信號反射和AB線的延遲，Td時間以后會感應出一個寬度為Tr的頁脈沖信號。在C點，由于AB上信號的傳輸與反射，會感應出一個寬度 為信號在AB線上的延遲時間的兩倍，即2Td的正脈沖信號。這就是信號間的交叉干擾。干擾信號的強度與C點信號的di/at有關，與線間距離有關。當兩信號線不是很長時，AB上看到的實際是兩個脈沖的迭加。 CMOS工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數字電路是迭加100200mv噪聲并不影響其工作。若圖中

5、AB線是一模擬信號，這種干擾就變為不能容忍。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交叉干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比，與介質厚度的自然對數成正比。若AB線為一模擬信號，要避免數字電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的23倍。可用局部屏蔽地，在有引結的一面引線左右兩側布以地線。 (4 減小來自電源的噪聲 電源在向系統提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復位

6、線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網上的強干擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻噪聲。模擬電路中的模擬信號更經受不住來自電源的干擾。 (5 注意印刷線板與元器件的高頻特性 在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產生對高頻信號的反射，引線的分布電容會起作用，當長度大于噪聲頻率相應波長的1/20時，就產生天線效應，噪聲通過引線向外發射。 印刷線路板的過孔大約引起0.6pf的電容。 一個集成電路本身的封裝材料引入26pf電容。 一個線路板上的接插件，有520n

7、H的分布電感。一個雙列直扦的24引腳集成電路扦座，引入418nH的分布電感。 這些小的分布參數對于這行較低頻率下的微控制器系統中是可以忽略不計的；而對于高速系統必須予以特別注意。 (6 元件布置要合理分區 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，噪聲源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。 G 處理好接地線 印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。 對于雙面板，地線布置特別講究，通過采 用單點接地法，電源和地是從電源的兩端接到印刷線

8、路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分，是指布線分開，而最后都匯集到這個接地點上來。與印刷線路板以外的信號相連時，通常采用屏蔽電纜。對于高頻和數字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。 對噪聲和干擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來。 (7 用好去耦電容。 好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：

9、一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。 1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。 每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥

10、膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構成的系統，取0.10.01uf之間都可以。 3、 降低噪聲與電磁干擾的一些經驗。 (1 能用低速芯片就不用高速的，高速芯片用在關鍵地方。 (2 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。 (3 盡量為繼電器等提供某種形式的阻尼。 (4 使用滿足系統要求的最低頻率時鐘。 (5 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。 (6 用地線將時鐘區圈起來，時鐘線盡量短。 (7 I/O驅動電路盡量靠近印刷板邊，讓其盡

11、快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。 (8 MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。 (9 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端 接地，負輸入端接輸出端。 (10 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。 (11 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。 (12 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。 (13 時鐘、總線、片選信號

12、要遠離I/O線和接插件。 (14 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。 (15 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。 (16 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。 (17 元件引腳盡量短，去耦電容引腳盡量短。 (18 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。 (19 對噪聲敏感的線不要與大電流，高速開關線平行。 (20 石英晶體下面以及對噪聲敏感的器件下面不要走線。 (21 弱信號電路，低頻電路周圍不要形成電流環路。 (22 任何信號都不要形成環路，如不可避免，讓環路區盡量小。 (23 每個集成電路

13、一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。 (24 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。 簽名： 遠景 出發到香港免費游 大抽獎！ - efilter 發表于 2004-12-19 19:22 可靠性設計 返回版面 數字電路設計的抗干擾考慮 數字電路設計的抗干擾考慮 from: 程化平 摘 要 摘 要 介紹數字電路中干擾的產生，在電路設計、布局、布線中需要考慮的抗干擾原則，及各種常用抗干擾措施。 關鍵詞 數字電路 抗干擾 措施 - 在電子系統設計中，為了少走彎路和節省時間，應充分考慮并滿足抗干擾性的要求，避免在設計完成后再去

14、進行抗干擾的補救措施。形成干擾的基本要素有三個： （1）干擾源，指產生干擾的元件、設備或信號，用數學語言描述如下：du/dt，di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可能成為干擾源。 （2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。 （3）敏感器件，指容易被干擾的對象。如：A/D、D/A變換器，單片機，數字IC，弱信號放大器等。 抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感 器件的抗干擾性能。 1 抑制干擾源 抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最

15、優先考慮和最重要的原則，常常會起到事半功倍的效果。 減小干擾源的du/dt主要是通過在干擾源兩端并聯電容來實現。減小干擾源的di/dt則是在干擾源回路串聯電感或電阻以及增加續流二極管來實現。 抑制干擾源的常用措施如下： （1）繼電器線圈增加續流二極管，消除斷開線圈時產生的反電動勢干擾，見圖1。僅加續流二極管會使繼電器的斷開時間滯后，增加穩壓二極管后繼電器在單位時間內可動作更多的次數。 （2）在繼電器接點兩端并接火花抑制電路，減小電火花影響，見圖2。 （3）給電機加濾波電路，注意電容、電感引線要盡量短，見圖3。 （4）電路板上每個IC要并接一個0.01F0.1F高頻電容，以減小IC對電源的影響，

16、見圖4。注意高頻電容的布線，圖a和圖b的效果相差很大，圖c比圖b的效果更好。圖a的布線增大了電容的等效串聯電阻，影響了濾波效果。 圖4 IC并接高頻電容 圖5 正確布線 圖6 消除電源噪聲 圖7 與噪聲源隔離 圖9 電路板合理分區 （6）單片機和大功率器件的地線要單獨接地，以減小相互干擾。 大功率器件盡可能放在電路板邊緣，見圖11。 圖11 處理好大功率器件地線 （7）在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。 3 提高敏感器件的抗干擾性能 圖1 消除線圈反電勢干擾 圖2 減小繼電器火花 圖3 電機加濾波電路 （

17、5）布線時避免90度折線，減少高頻噪聲發射，見圖5。 （6）可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲。 2 切斷干擾傳播路徑 按干擾傳播路徑可分為傳導干擾和輻射干擾兩類。 所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加屏蔽罩。 切斷干擾傳播路徑的常用措施如下： （1）充分考慮電源對單片機的影響，電源做得好，整個電

18、路的抗干擾就解決了一大半，見圖6。許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾。其中L為磁珠，也可用100電阻代 替。 （2）如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離，見圖7。其中L為磁珠，也可用100電阻代替。 （3）注意晶振布線，見圖8。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定。此措施可解決許多疑難問題。 圖8 正確配置晶振 （4）電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源（如電機，繼電器）與敏感元件（如單片機）遠離，見圖9。 （5）用地線把數字區與模擬區隔離，數字

19、地與模擬地要分離，最后接于電源地，見圖10。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。 圖10 數字地與模擬地分離 圖12 減少回路環面積 提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態盡快恢復的方法。 提高敏感器件抗干擾性能的常用措施如下： （1）布線時盡量減少回路環的面積，以降低感應噪聲，見圖12。 （2）布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。 （3）對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統邏輯的情況下接地或接電源。 （4）對單片機使用

20、電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。 （5）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路。 （6）IC器件盡量直接焊在電路板上，少用IC座。 簽名： 遠景 出發到香港免費游 大抽獎！ - efilter 發表于 2004-12-19 19:28 可靠性設計 返回版面 PLC控制系統抗干擾技術設計策略 PLC控制系統抗干擾技術設計策略 from: 上網時間 : 2004年03月14日 隨著工業設備自動化控制技術的發展，可編程控制器(PLC在工業設備控制中的應用越來越廣泛。PLC控制

21、系統的可靠性直接影響到企業的安全生產和經濟運行，系統的抗干擾能力是關系到整個系統可靠運行的關鍵。本文詳細介紹了影響PLC運行的干擾類型及來源，并提出抗干擾設計的實施策略。 自動化系統所使用的各種類型PLC中，有的是集中安裝在控制室，有的是安裝在生產現場和各電機設備上，它們大多處在強電電路和強電設備所形成的惡劣電磁環境中。要提高PLC控制系統可靠性，一方面要求PLC生產廠家提高設備的抗干擾能力，另一方面要求應用部門在工程設計、安裝施工和使用維護中引起高度重視， 多方配合才能完善解決問題，有效地增強系統的抗干擾性能。 電磁干擾類型及其影響 影響PLC控制系統的干擾源與一般影響工業控制設備的干擾源一

22、樣，大都產生在電流或電壓劇烈變化的部位，這些電荷劇烈移動的部位就是干擾源。 干擾類型通常按干擾產生的原因、噪聲干擾模式和噪聲波形性質來劃分。按噪聲產生的原因不同，分為放電噪聲、浪涌噪聲、高頻振蕩噪聲等；按噪聲的波形、性質不同，可分為持續噪聲、偶發噪聲等；按噪聲干擾模式不同，分為共模干擾和差模干擾。 共模干擾和差模干擾是一種比較常用的分類方法。共模干擾是信號對地的電位差，主要由電網串入、地電位差及空間電磁輻射在信號線上感應的共態(同方向電壓迭加所形成。共模電壓有時較大，特別是采用隔離性能差的配電器供電時，變送器輸出信號的共模電壓普遍較高，有的可高達130V以上。共模電壓通過不對稱電路可轉換成差模

23、電壓，影響測控信號，造成元器件損壞(這就是一些系統I/O模件損壞率較高的主要原因，這種共模干擾可為直流、亦可為交流。差模干擾是指作用于信號兩極間的干擾電壓，主要由空間電磁場在信號間耦合感應及由不平衡電路轉換共模干擾所形成的，這種干擾疊加在信號上，直接影響測量與控制精度。 電磁干擾的主要來源 1來自空間的輻射干擾。空間輻射電磁場(EMI主要是由電力網絡、電氣設備的暫態過程、雷電、無線電廣播、電視、雷達、高頻感應加熱設備等產生的，通常稱為輻射干擾，其分布極為復雜。若PLC系統置于其射頻場內，就會受到輻射干擾，其影響主要通過兩條路徑：一是直接對PLC內部的輻射，由電路感應產生干擾；二是對PLC通信網

24、絡的輻射，由通信線路感應引入干擾。輻射干擾與現場設備布置及設備所產生的電磁場大小特別是頻率有關，一般通過設置屏蔽電纜和PLC局部屏蔽及高壓泄放元件進行保護 2來自系統外引線的干擾。主要通過電源和信號線引入，通常稱為傳導干擾。這種干擾在我國工業現場較為嚴重，主要有下面三類： 第一類是來自電源的干擾。實踐證明，因電源引入的干擾造成PLC控制系統故障的情況很多，筆者在某工程調試中遇到過，后更換隔離性能更高的PLC電源問題才得到解決。 PLC系統的正常供電電源均由電網供電，由于電網覆蓋范圍廣，它將受到所有空間電磁干擾而在線路上感應電壓和電流，尤其是電網內部的變化、開關操作浪涌、大型電力設備起停、交直流

25、傳動裝置引起的諧波、電網短路暫態沖擊等，都通過輸電線路傳到電源原邊。PLC電源通常采用隔離電源，但因其 機構及制造工藝等因素使其隔離性并不理想。實際上，由于分布參數特別是分布電容的存在，絕對隔離是不可能的。 第二類是來自信號線引入的干擾。與PLC控制系統連接的各類信號傳輸線，除了傳輸有效的各類信息之外，總會有外部干擾信號侵入。此干擾主要有兩種途徑：一是通過變送器供電電源或共用信號儀表的供電電源串入的電網干擾，這往往被忽視；二是信號線受空間電磁輻射感應的干擾，即信號線上的外部感應干擾，這種往往非常嚴重。 由信號引入的干擾會引起I/O信號工作異常和測量精度大大降低，嚴重時將引起元器件損傷。對于隔離

26、性能差的系統，還將導致信號間互相干擾，引起共地系統總線回流，造成邏輯數據變化、誤動和死機。PLC控制系統因信號引入干擾造成I/O模件損壞數相當嚴重，由此引起系統故障的情況也很多。 第三類是來自接地系統混亂的干擾。接地是提高電子設備電磁兼容性(EMC的有效手段之一，正確的接地既能抑制電磁干擾的影響，又能抑制設備向外發出干擾；而錯誤的接地反而會引入嚴重的干擾信號，使PLC系統無法正常工作。 PLC控制系統的地線包括系統地、屏蔽地、交流地和保護地等，接地系統混亂對PLC系統的干擾主要是各個接地點電位分布不均，不同接地點間存在地電位差，引起地環路電流，影響系統正常工作。例如電纜屏蔽層必須一點接地，如果

27、電纜屏蔽層兩端A、B都接地，就存在地電位差，有電流流過屏蔽層。當發生異常狀態如雷擊時，地線電流將更大。 此外，屏蔽層、接地線和大地可能構成閉合環路，在變化磁場的作用下，屏蔽層內會出現感應電流，通過屏蔽層與芯線之間的耦合，干擾信號回路。若系統地與其它接地處理混亂，所產生的地環流就可能在地線上產生不等電位分布，影響PLC內邏輯電路和模擬電路的正常工作。PLC工作的邏輯電壓干擾容限較低，邏輯地電位的分布干擾容易影響PLC的邏輯運算和數據存貯，造成數據混亂、程序跑飛或死機。模擬地電位的分布將導致測量精度下降，引起對信號測控的嚴重失真和誤動作。 3來自PLC系統內部的干擾。主要由系統內部元器件及電路間的

28、相互電磁輻射產生，如邏輯電路相互輻射、模擬地與邏輯地的相互影響及元器件間的相互不匹配使用等。這都屬于PLC制造廠家對系統內部進行電磁兼容設計的內容，比較復雜，作為應用部門無法改變，可不必過多考慮，但要選擇具有較多應用實績或經過考驗的系統。 抗干擾設計 為了保證系統在工業電磁環境中免受或減少內外電磁干擾，必須從設計階段開始便采取三個方面抑制措施：抑制 干擾源、切斷或衰減電磁干擾的傳播途徑、提高裝置和系統的抗干擾能力。這三點就是抑制電磁干擾的基本原則。 PLC控制系統的抗干擾是一個系統工程，要求制造單位設計生產出具有較強抗干擾能力的產品，且有賴于使用部門在工程設計、安裝施工和運行維護中予以全面考慮

29、，并結合具體情況進行綜合設計，才能保證系統的電磁兼容性和運行可靠性。進行具體工程的抗干擾設計時，應主要注意以下兩個方面。 1設備選型。 在選擇設備時，首先要選擇有較高抗干擾能力的產品，其包括了電磁兼容性，尤其是抗外部干擾能力，如采用浮地技術、隔離性能好的PLC系統；其次還應了解生產廠家給出的抗干擾指標，如共模抑制比、差模抑制比、耐壓能力、允許在多大電場強度和多高頻率的磁場強度環境中工作等；另外是靠考查其在類似工作中的應用實績。 在選擇國外進口產品要注意，我國是采用220V高內阻電網制式，而歐美地區是110V低內阻電網。由于我國電網內阻大，零點電位漂移大，地電位變化大，工業企業現場的電磁干擾至少

30、要比歐美地區高4倍以上，對系統抗干擾性能要求更高。在國外能正常工作的PLC產品在國內工業就不一定能可靠運行，這就要在采用國外產品時，按我國的標準(GB/T13926合理選擇。 2綜合抗干擾設計。主要考慮來自系統外部的幾種抑制措施，內容包括：對PLC系統及外引線進行屏蔽以防空間輻射電磁干擾；對外引線進行隔離、濾波，特別是動力電纜應分層布置，以防通過外引線引入傳導電磁干擾；正確設計接地點和接地裝置，完善接地系統。另外還必須利用軟件手段，進一步提高系統的安全可靠性。 主要抗干擾措施 1采用性能優良的電源，抑制電網引入的干擾。 在PLC控制系統中，電源占有極重要的地位。電網干擾串入PLC控制系統主要通

31、過PLC系統的供電電源(如CPU電源、I/O電源等、變送器供電電源和與PLC系統具有直接電氣連接的儀表供電電源等耦合進入的。現在對于PLC系統供電的電源，一般都采用隔離性能較好的電源，而對于變送器供電電源以及和PLC系統有直接電氣連接的儀表供電電源，并沒受到足夠的重視。雖然采取了一定的隔離措施，但普遍還不夠，主要是使用的隔離變壓器分布參數大，抑制干擾能力差，經電源耦合而串入共模干擾、差模干擾。所以對于變送器和共用信號儀表供電應選擇分布電容小、抑制帶大(如采用多次隔離和屏蔽及漏感技術的配電器，以減少PLC系統的干擾。 此外，為保證電網饋電不中斷，可采用在線式不間斷供電電源(UPS供電，提高供電的安全可靠性。而且UPS還 具有較強的干擾隔離性能，是一種PLC控制系統的理想電源。 2正確選擇電纜的和實施敷設。 為了減少動力電纜