1、實驗六實驗六 計數、譯碼和顯示電路計數、譯碼和顯示電路 一、實驗目的一、實驗目的 1. 1. 進一步學習譯碼器和七段顯示器的使用方法；進一步學習譯碼器和七段顯示器的使用方法； 2. 2. 提高綜合實驗技能；提高綜合實驗技能； 3.3.掌握構成六十進制計數、譯碼和顯示電路。掌握構成六十進制計數、譯碼和顯示電路。 二、設計任務與要求二、設計任務與要求 1 .1 .基本設計任務與要求。基本設計任務與要求。（1 1） 用中規模集成電路，設計一個六進制計數器。用中規模集成電路，設計一個六進制計數器。（2 2） 用中規模集成電路，設計一個十進制計數器。用中規模集成電路，設計一個十進制計數器。（3 3） 設

2、計一個六十進制計數、譯碼和顯示電路。設計一個六十進制計數、譯碼和顯示電路。（4 4）設計一個時間計數器，具有分鐘和秒計時功能的計數器。）設計一個時間計數器，具有分鐘和秒計時功能的計數器。二二 、實驗原理、實驗原理 1.計數器計數器74LS160為十進制計數器。為十進制計數器。2.譯碼器譯碼器74LS48型號芯片為型號芯片為BCD碼七段譯碼器，譯碼器輸碼七段譯碼器，譯碼器輸入為二進制碼，經譯碼后，輸出端分別與七段顯示入為二進制碼，經譯碼后，輸出端分別與七段顯示器的輸入端相對應。本譯碼器為驅動共陰數碼管。器的輸入端相對應。本譯碼器為驅動共陰數碼管。3. 顯示器顯示器采用七段發光二極管顯示器。采用七

3、段發光二極管顯示器。五、實驗內容與步驟五、實驗內容與步驟1.六十進制計數、譯碼和顯示邏輯電路六十進制計數、譯碼和顯示邏輯電路2.可選下列之一可選下列之一（1）作一二位掃描顯示電路）作一二位掃描顯示電路（2）作一四位掃描顯示電路）作一四位掃描顯示電路 按照電路圖接線，檢查實驗電路接線無誤之后接按照電路圖接線，檢查實驗電路接線無誤之后接通電源。通電源。 3.分析實驗中出現的故障原因，并總結排除故分析實驗中出現的故障原因，并總結排除故障的收獲。障的收獲。 4.以函數信號發生器提供以函數信號發生器提供1-2Hz的計數脈沖的計數脈沖 QA QB QC QD74LS160（2）CP A B C D QA

4、QB QC QD 74LS160（1）CP A B C D a b c d e f g 74LS48（2） A0 A1 A2 A3 a b c d e f g74LS48（1） A0 A1 A2 A3QCCS1S20LD&CPS1S21LD1CrCr1LTIB/YBRIBRLTIB/YBRIBR111. CT74LS160 和 CT74LS162CT74LS160CPQ0Q1Q2Q3COD0CT74LS162CTTCTPCRLDD1D2D3CR LD1. 集成同步十進制計數器集成同步十進制計數器 CT74LS160 和和 CT74LS162正如正如“161”與與“163”一樣，一樣，“

5、160”與與“162”的的差別是：差別是：“160”為為異步置異步置 0，“162”為為同步置同步置 0 ；“160”與與“162”的的管腳以及其他功能完全相同。管腳以及其他功能完全相同。 CO = CTTQ3 Q0 CO = Q3 Q0 CO = CTTQ3 Q0 異異步置步置 00保保 持持011保保 持持011計計 數數1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸輸 出出輸輸 入入 CO = CTTQ3 Q0 CO = Q3 Q0 CO = CTTQ3 Q0 同同步置步置 00保保 持持011保保 持持011計計

6、數數1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR輸輸 出出輸輸 入入 CT74LS160 與與 CT74LS162 的功能表的功能表 CT74LS160 CT74LS162 進位輸出進位輸出 CO 在輸入第在輸入第 9 個脈沖時為高個脈沖時為高電平，在輸入第電平，在輸入第 10 個脈沖時輸出下降沿。個脈沖時輸出下降沿。 CT74LS160( (162) )與與 CT74LS161( (163) )有何不同？有何不同？十進制十進制計數器計數器 CT74LS160( (162) )與與二進制二進制計數器計數器 74LS161(

7、 (163) ) 比較比較 CT74LS160CPQ0Q1Q2Q3COD0CT74LS162CTTCTPCRLDD1D2D3CR LDCT74LS161CPQ0Q1Q2Q3COD0CT74LS163CTTCTPCRLDD1D2D3CR LD 邏輯符號形式一樣。邏輯符號形式一樣。 輸入端用法一樣。輸入端用法一樣。 “160( (162) )”輸出輸出 1 位位 8421BCD 碼碼； “161( (163) )”輸出輸出 4 位位二進制數二進制數。CT74LS160( (162) )的計數態序表的計數態序表 00001010019000181110701106101050010411003010

8、021000100000Q0Q1Q2Q3計計 數數 器器 狀狀 態態計數計數順序順序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3計計 數數 器器 狀狀 態態計數計數順序順序CT74LS161( (163) )的計數態序表的計數態序表 2.集成集成十進制計數器應用舉例 例例 試用試用 CT74LS160 構成構成七進制七進制計數器。計數器。解：解： 寫出寫出 SN 的二進制代碼的二進制代碼 寫出反饋置數函數寫出反饋置數函數 畫電路圖畫電路圖S

9、7 = 0111CR = Q2 Q1 Q0方法之一：利用方法之一：利用異步置異步置 0 功能實現。功能實現。CT74LS160Q0Q1Q2Q3COD0CTTCTPCR LDD1D2D3CP1 1&1 1 2. . 集成十進制計數器應用舉例集成十進制計數器應用舉例方法之二：利用方法之二：利用同步置數同步置數功能實現。功能實現。 寫出寫出 S7- -1 的二進制代碼的二進制代碼 寫出反饋置數函數寫出反饋置數函數 畫電路圖畫電路圖S7- -1 = S6 = 0110LD = Q2 Q1 CT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1 1&1 1方案方

10、案 1：設計數器從：設計數器從 Q3 Q2 Q1 Q0 = 0000 狀態開始計數，狀態開始計數， 因此，因此，取取 D3 D2 D1 D0 = 0000。方案方案 2： 用用 “160” 的后七個狀態的后七個狀態 0011 1001 實現七進制計數。實現七進制計數。0000010110019000018011107001106010105000104011003001002010001000000COQ0Q1Q2Q3進位輸出進位輸出計計 數數 器器 狀狀 態態計數順序計數順序 也可取也可取 D3 D2 D1 D0 = 0011 LD = COCO = Q3 Q0 取取 D3 D2 D1 D0

11、 = 0011 LD = Q3 Q0取取 D3 D2 D1 D0 = 0011 ，LD = COCT74LS160Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP1 11 111 1 0 0方案方案 2：用：用 “160” 的后七個狀態的后七個狀態 0011 1001實現七進制計數。實現七進制計數。 QA QB QC QD74LS160（2）CP A B C D QA QB QC QD 74LS160（1）CP A B C DQCCS1S20LD&CPS1S21LD1CrCr1討論總結討論總結討論總結討論總結( (1) )利用利用同步置數功能構成同步置數功能構成 N 進制計

12、數器時，進制計數器時， CT74LS160 CT74LS163 的用法相同的用法相同。利用利用置置 0 功能構成功能構成 N 進制進制 計數器時計數器時，需注意，需注意 CT74LS160( (161) )為異步置為異步置 0， CT74LS162( (163) )為同步置為同步置 0，因此確定反饋函數的計，因此確定反饋函數的計 數狀態不同數狀態不同 。( (2) )利用反饋置利用反饋置 0 或反饋置數法只能實現或反饋置數法只能實現模模 N 小于小于 計數器模計數器模 M 的的 N 進制計數器。進制計數器。( (3) )CT74LS160( (162) )輸出的是輸出的是 8421BCD 碼碼

13、， 其最大模為其最大模為 10。CT74LS161( (163) )輸出的輸出的 是是4 位二進制碼位二進制碼，其最大模為，其最大模為 16。4.數據選擇器（實現掃描功能）(1)邏輯表達式的推導總共有9 個輸入：Q0-Q3，Q0-Q3，S。4 個輸出：Y0-Y3數據選擇器的功能如下：當S=0 時，Y0-Y3 分別為Q0-Q3當S=1 時，Y0-Y3 分別為Q0-Q3那么容易推出： 157四四2選選1數據選擇器數據選擇器功能表功能表使用同一個數碼顯示，這里我們采用了74ls157數據選擇器作為選擇輸出端，利用較高的頻率交替顯示十位和個位，達到同一個管子上顯示，與此同時，和段選擇端同步，分開個位和

14、十位的顯示時序邏輯電路的基本概念時序邏輯電路的基本概念一、一、 時序邏輯電路的結構及特點時序邏輯電路的結構及特點 時序邏輯電路時序邏輯電路任何一個時刻的輸出狀態不僅取決于當任何一個時刻的輸出狀態不僅取決于當時的輸入信號，還與電路的原狀態有關。時的輸入信號，還與電路的原狀態有關。 時序電路的特點：時序電路的特點： （1 1）含有具有記憶元件（最常用的是觸發器）含有具有記憶元件（最常用的是觸發器） （2 2）具有反饋通道。）具有反饋通道。同步計數器的設計同步計數器的設計 22時序邏輯電路的設計方法時序邏輯電路的設計方法計數器的實現步驟計數器的實現步驟 1 1、確定計數器時序并繪制、確定計數器時序并

15、繪制狀態圖狀態圖。2 2、次態表次態表。從狀態圖推導次態表。從狀態圖推導次態表。3 3、觸發器轉換表觸發器轉換表。給出每個轉換所需要的觸發器輸入，轉。給出每個轉換所需要的觸發器輸入，轉換表與所選觸發器類型有關。換表與所選觸發器類型有關。4 4、根據轉換表寫出、根據轉換表寫出觸發器輸入的卡諾圖觸發器輸入的卡諾圖，每個觸發器的輸，每個觸發器的輸入都有一個卡諾圖。入都有一個卡諾圖。5 5、根據卡諾圖寫出、根據卡諾圖寫出觸發器輸入的邏輯表達式觸發器輸入的邏輯表達式，畫出邏輯電畫出邏輯電路圖路圖。 2021-12-2323設計一個模設計一個模6的同步計數器，的同步計數器，計數規則為逢六進一，產生一計數規

16、則為逢六進一，產生一個進位輸出個進位輸出CPQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z000000101001011020111110311111004110100051000001狀態圖狀態圖輸出輸出 1這個例子用另外一種設計這個例子用另外一種設計方法方法.1建立原始狀態圖建立原始狀態圖狀態分配狀態分配2二進制狀態。二進制狀態。2021-12-2324根據狀態表構建根據狀態表構建Qn+1 和輸出和輸出Z的卡諾圖的卡諾圖CPQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z000000101001011020111110311111004110100051000001 Q3Q2 Q1

17、00 01 11 10 0 0 1 0 1 0 1 1 Q3n+1 Q3Q2 Q1 00 01 11 10 0 0 0 0 1 1 1 1 Q2n+1 Q3Q2 Q1 00 01 11 10 0 1 0 0 1 1 1 0 Q1n+1 Q3Q2 Q1 00 01 11 10 0 0 0 1 1 0 0 0 Z 25化簡和自啟動檢查化簡和自啟動檢查 Q3Q2 Q1 00 01 11 10 0 0 1 0 1 0 1 1 Q3n+1 Q3Q2 Q1 00 01 11 10 0 0 0 0 1 1 1 1 Q2n+1 Q3Q2 Q1 00 01 11 10 0 1 0 0 1 1 1 0 Q1n+1

18、 Q3Q2 Q1 00 01 11 10 0 0 0 1 1 0 0 0 Z nnnnnnnnQQZQQQQQQ23311112213=+即即: Q3n+1(010)=1， Q3n+1(101)=0 Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0 101 010 自啟動失敗自啟動失敗, 改變改變 Q1:nnnnQQQQ12311+=+ 101 010 011 明顯的明顯的, 能夠自啟動能夠自啟動這樣這樣:Q1n+1(010)=1， Q1n+1(101)=126完成電路設計完成電路設計-方法一，選用方法一，選用D觸發器觸發器nnnnnnnnQQZQQQQQQ23311112213=+nnnnQQQQ12311+=+如果選擇如果選擇D 觸發器觸發器改變改變12312311223QQQQQQDQDQD=+=與D觸發器的特性方程的形式一致。27changednnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ12313121313121131231121212211123232332213)()()()(+=+=+=+=+=+=+=+=+U3JK_FF