1、實(shí)驗(yàn)四組合邏輯電路的設(shè)計(jì)及半加器、全加器一、實(shí)驗(yàn)?zāi)康?. 掌握組合邏輯電路的設(shè)計(jì)與測(cè)試方法2. 掌握半加器、全加器的工作原理。二、實(shí)驗(yàn)原理和電路1、組合邏輯電路的設(shè)計(jì)使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合電路是最常見(jiàn)的邏輯電路。設(shè)計(jì)1.4.1 所示。組合電路的一般步驟如圖圖1.4.1組合邏輯電路設(shè)計(jì)流程圖根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、 輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡(jiǎn) 法求出簡(jiǎn)化的邏輯表達(dá)式。 并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡(jiǎn)化后的邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。1. 半加器根據(jù)組合電路設(shè)計(jì)方法，首先列出半加器的真值表，見(jiàn)

2、表 1.4.1 。寫貝半四器的邏輯表達(dá)式S=AB+AB=A BC=AB若用“與非門”來(lái)實(shí)現(xiàn)，即為 A * AB * B=AB+AB|半加器的邏輯電路圖如圖1.4.2所示。在實(shí)驗(yàn)過(guò)程中，我們可以選異或門 74LS86及與門74LS08實(shí)現(xiàn)半加器的邏輯功能；也可用全與非門如74LS00反相器74LS04組成半加器。(a)用異或門組成的半加器2,全加器(b)用與非門組成的半加器圖142 半加器邏輯電路圖用上述兩個(gè)半加器可組成全加器，原理如圖1.4.3所示。圖1.4.3由二個(gè)半加器組成的全加器表1.4.1半加器邏輯功能輸入和進(jìn)位A BSC0 0000 1101 0101 101輸入輸出C1-1BASi

3、C i0000000110010100110110010101011100111111表1.4.2 全加器邏輯功能表、實(shí)驗(yàn)內(nèi)容及步驟1,測(cè)試用異或門(74LS86)和與非門組成的半加器的邏輯功能。根據(jù)半加器的邏輯表達(dá)式可知，相加的和Y是A、B的異或，而進(jìn)位Z是A、B相與，故半加器可用一個(gè)集成異或門和二個(gè)與非門組成如圖1.4.4。 D3 Z圖1.4.4用一個(gè)集成異或門和二個(gè)與非門組成半加器 在實(shí)驗(yàn)儀上用 異或門和與門 接成以上電路。A、B接邏輯開關(guān)，Y、Z接發(fā)光二極管顯示。 按表1.4.3要求改變A、B狀態(tài)，將相加的和 Y和進(jìn)位Z的狀態(tài)填入下表中。表 1.4.3輸入端A0101B0011輸出端Y

4、Z2,測(cè)試全加器的邏輯功能。寫出圖1.4.5電路的邏輯表達(dá)式。S. = C根據(jù)邏輯表達(dá)式列真值表，并完成表1.4.4 ,實(shí)驗(yàn)證之。根據(jù)真值表畫邏輯函數(shù)SiCi的卡諾圖。完成圖1.4.6i oi-iO O O 11 I I JOi c o O O 11 11 o1171表 1.4.4圖 1.4.6AiBiCi-1YZX1X2X3SiCi000010100110001011101111 試設(shè)計(jì)用異或門、與門、或門 組成的全加器的邏輯功能并接線進(jìn)行測(cè)試，將測(cè)試結(jié)果記 入表1.4.5中，與上表進(jìn)行比較看邏輯功能是否一致。設(shè)計(jì)要求按組合邏輯電路設(shè)計(jì)流程圖所述的設(shè)計(jì)步驟進(jìn)行，直到測(cè)試電路邏輯功能符合設(shè)計(jì)要 求為止。表 1.4.5AiBiCi-1CiSi000010100110001011101111設(shè)計(jì)過(guò)程及設(shè)計(jì)的邏輯電路圖寫入方框中四、實(shí)驗(yàn)器材1. 數(shù)字電子技術(shù)實(shí)驗(yàn)系統(tǒng)1臺(tái)2. 直流穩(wěn)壓電源1臺(tái)3. 集成電路：74L S003片74LS86, 74LS32, 74LS08各 1 片五、預(yù)習(xí)要求1. 根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。2. 復(fù)習(xí)半加器、全加器工作原理和特點(diǎn)。3. 了解本實(shí)驗(yàn)中所用集成電路的邏輯功能和使